F. ENT COOPERATION TREAS...

	From the INTERNATIONAL BUREAU				
PCT	То:				
NOTIFICATION OF ELECTION (PCT Rule 61.2)	Assistant Commissioner for Patents United States Patent and Trademark Office Box PCT Washington, D.C.20231 ETATS-UNIS D'AMERIQUE				
Date of mailing: 27 July 2000 (27.07.00)	in its capacity as elected Office				
International application No.: PCT/JP99/00181	Applicant's or agent's file reference: PNT980646				
International filing date: 20 January 1999 (20.01.99)	Priority date:				
Applicant: HATAE, Hiroshi et al					
1. The designated Office is hereby notified of its election made: X in the demand filed with the International preliminary Examining Authority on: 20 January 1999 (20.01.99)					
	Authorized officers				
The International Bureau of WIPO 34, chemin des Colombettes	Authorized officer:				

Facsimile No.: (41-22) 740.14.35

1211 Geneva 20, Switzerland

J. Zahra

Telephone No.: (41-22) 338.83.38



PCT

NOTIFICATION OF TRANSMITTAL OF COPIES OF TRANSLATION OF THE INTERNATIONAL PRELIMINARY **EXAMINATION REPORT**

(PCT Rule 72.2)

From the INTERNATIONAL BUREAU

To:

TAKAHASHI, Akic Nitto International Patent Office Yusenkayabacho Building 9-8, Nihonbashi-kayabacho 2-chome Chuo-ku Tokvo 103-0025 **JAPON**

20 January 1999 (20.01.99)

Date of mailing (day/month/year) 19 April 2001 (19.04.01) Applicant's or agent's file reference IMPORTANT NOTIFICATION PNT980646 International filing date (day/month/year) International application No.

Applicant

PCT/JP99/00181

HITACHI, LTD. et al

1. Transmittal of the translation to the applicant.

The International Bureau transmits herewith a copy of the English translation made by the International Bureau of the international preliminary examination report established by the International Preliminary Examining Authority.

2. Transmittal of the copy of the translation to the elected Offices.

The International Bureau notifies the applicant that copies of that translation have been transmitted to the following elected Offices requiring such translation:

EP,CN,US

The following elected Offices, having waived the requirement for such a transmittal at this time, will receive copies of that translation from the International Bureau only upon their request:

JP,KR,SG

3. Reminder regarding translation into (one of) the official language(s) of the elected Office(s).

The applicant is reminded that, where a translation of the international application must be furnished to an elected Office, that translation must contain a translation of any annexes to the international preliminary examination report.

It is the applicant's responsibility to prepare and furnish such translation directly to each elected Office concerned (Rule 74.1). See Volume II of the PCT Applicant's Guide for further details.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

Authorized officer

Eliott Peretti

Telephone No. (41-22) 338.83.38

Facsimile No. (41-22) 740.14.35

Translation




PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference PNT980646	FOR FURTHER ACTION		tionofTransmittalofInternational Preliminary n Report (Form PCT/IPEA/416)						
International application No. PCT/JP99/00181	International filing date (day/ 20 January 1999 (20		Priority date (day/month/year)						
International Patent Classification (IPC) or national classification and IPC G06F 9/38, 15/80, H04N 7/36									
Applicant HITACHI, LTD.									
 This international preliminary examination report has been prepared by this International Preliminary Examining Authority and is transmitted to the applicant according to Article 36. This REPORT consists of a total of3 sheets, including this cover sheet. This report is also accompanied by ANNEXES, i.e., sheets of the description, claims and/or drawings which have been amended and are the basis for this report and/or sheets containing rectifications made before this Authority (see Rule 70.16 and Section 607 of the Administrative Instructions under the PCT). 									
These annexes consist of a total of 3 sheets. 3. This report contains indications relating to the following items: 1									
IV Lack of unity of inv Reasoned statement citations and explan	Look of with of invention								
VI Certain documents cited VII Certain defects in the international application VIII Certain observations on the international application									
Date of submission of the demand		of completion							
20 January 1999 (20.0) Name and mailing address of the IPEA/JP		orized officer	July 1999 (05.07.1999)						
Faccimile No	Telen	hone No							



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

PCT/JP99/00181

	of the re							
1. With	regard to	the elements of the international application:*						
	the inter	national application as originally filed						
\boxtimes	the desc	·						
	pages	1-16, as originally filed						
	pages	, filed with the demand						
	pages	, filed with the letter of						
\square	the clair	nc:						
	pages	2.13 as originally filed						
	pages -	. as amended (together with any statement under Article 19						
	pages	, filed with the demand						
	pages	1,14-20 , filed with the letter of 28 June 1999 (28.06.1999)						
	•							
	the drav							
	pages	1-16 , as originally filed						
	pages	, filed with the demand						
	pages	. filed with the letter of						
l l	he sequer	nce listing part of the description:						
	pages	, as originally filed						
	pages	, filed with the demand						
	pages	, filed with the letter of						
the in	2. With regard to the language, all the elements marked above were available or furnished to this Authority in the language in which the international application was filed, unless otherwise indicated under this item. These elements were available or furnished to this Authority in the following language which is: the language of a translation furnished for the purposes of international search (under Rule 23.1(b)).							
	_	guage of publication of the international application (under Rule 48.3(b)).						
	the lang	guage of the translation furnished for the purposes of international preliminary examination (under Rule 55.2 and/).						
3. With prelin	n regard minary ex	to any nucleotide and/or amino acid sequence disclosed in the international application, the international samination was carried out on the basis of the sequence listing:						
	contain	ed in the international application in written form.						
	filed to	gether with the international application in computer readable form.						
	furnish	ed subsequently to this Authority in written form.						
	furnish	ed subsequently to this Authority in computer readable form.						
		atement that the subsequently furnished written sequence listing does not go beyond the disclosure in the tional application as filed has been furnished.						
		stement that the information recorded in computer readable form is identical to the written sequence listing has rnished.						
4.	The am	endments have resulted in the cancellation of:						
	$\overline{}$	the description, pages						
		the claims, Nos.						
		the drawings, sheets/fig						
5.		out has been established as if (some of) the amendments had not been made, since they have been considered to go the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**						
in th	acement s is report 70.17).	heets which have been furnished to the receiving Office in response to an invitation under Article 14 are referred to as "originally filed" and are not annexed to this report since they do not contain amendments (Rule 70.16						
** Any r	replaceme	ent sheet containing such amendments must be referred to under item 1 and annexed to this report.						



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

International application No.

PCT/JP99/00181

	/. Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement						
1. Statement							
Novelty (N)	Claims	1-20	YES				
	Claims		NO				
Inventive step (IS)	Claims	1-20	YES				
	Claims		NO				
Industrial applicability (IA)	Claims	1-20	YES				
	Claims		NO				

2. Citations and explanations

Claims 1-20

In the case of a data processor equipped with a) a computing unit controlled by a CPU and b) a local data bus that connects the computing unit to a storage means, the idea of the local data bus having a bus width wider than the data bus width of the CPU is neither disclosed in any of the documents cited in the ISR nor obvious to a person skilled in the art.

	A. CLASSIFICATION OF SUBJECT MATTER Int.C1 ⁶ G06F9/38, G06F15/80, H04N7/36							
According	According to International Patent Classification (IPC) or to both national classification and IPC							
	OS SEARCHED							
Minimum e	documentation searched (classification system followed	by classification symbols)						
Int	Int.Cl ⁶ G06F9/38, G06F15/80, H04N7/36							
Documenta	ation searched other than minimum documentation to the	e extent that such documents are included	in the fields searched					
Jits Koka	Jitsuyo Shinan Koho 1940-1999 Toroku Jitsuyo Shinan Koho 1994-1999 Kokai Jitsuyo Shinan Koho 1971-1995							
Electronic	data base consulted during the international search (nar	me of data base and, where practicable, se	earch terms used)					
C DOCI	JMENTS CONSIDERED TO BE RELEVANT							

Category*	Citation of document, with indication, where ap	· · · · · · · · · · · · · · · · · · ·	Relevant to claim No.					
X Y	JP, 7-200324, A (Internation Corp.), 4 August, 1995 (04. 08. 95),	nal Business Machines	1 2, 7					
	Column 5, line 1 to column 1 & US, 5506957, A	0, line 38 ; Fig. 1	`					
A	JP, 9-69047, A (Sony Corp.), 11 March, 1997 (11. 03. 97)	,	1-9					
_	& EP, 762272, A	·						
A	JP, 6-324868, A (Hitachi ULS 25 November, 1994 (25. 11. 9	SI Engineering Corp.), 4) (Family: none)	1-9					
A	JP, 2-306361, A (NEC Corp.), 19 December, 1990 (19. 12. 9		1-9					
A	JP, 5-268593, A (Nippon Tele Corp.),		10-13					
	15 October, 1993 (15. 10. 93) (Family: none)	,					
Furth	er documents are listed in the continuation of Box C.	See patent family annex.						
"A" docum conside "E" earlier	l categories of cited documents: ent defining the general state of the art which is not ered to be of particular relevance document but published on or after the international filing date ent which may throw doubts on priority claim(s) or which is	"T" later document published after the intern date and not in conflict with the applicate the principle or theory underlying the in document of particular relevance; the classifier of payel or cannot be considered novel or cannot be considered.	ion but cited to understand vention aimed invention cannot be					
cited to special	cited to establish the publication date of another citation or other when the document is taken alone special reason (as specified) "Y" document of particular relevance: the claimed invention cannot be							
means "P" docum	means combined with one or more other such documents, such combination							
Date of the	actual completion of the interaction 1	Date of the St.	.t					
13 A	actual completion of the international search April, 1999 (13. 04. 99)	Date of mailing of the international sear 27 April, 1999 (27.						
Name and r	nailing address of the ISA/	Authorized officer						
Japa	anese Patent Office							
Facsimile N	vo.	Telephone No.						

personal son

Claims

1. A data processor comprising a first arithmetic and logic unit controlled by a CPU, first storage means, a local data bus having a bus width wider than a data bus width of said CPU and connecting the first arithmetic and logic unit and the first storage means, and an address bus commonly connected to said CPU, the first arithmetic and logic unit, and said first storage means.

10

5

2. The data processor according to claim 1, wherein said first arithmetic and logic unit is an arithmetic and logic unit of an SIDM type.

15

3. The data processor according to claim 1, wherein a plurality of said first arithmetic and logic units are arranged in parallel.

20

4. The data processor according to claim 1, wherein said first storage means has a first memory, a second memory, and a DMA circuit connected to said address bus and said data bus and controlling data transfer between the first and second memories.

25

5. The data processor according to claim 4, wherein said first storage means has means for performing sign extension when data is transferred from said second memory to said first memory by the DMA

circuit.

5

10

15

- 6. The data processor according to claim 4, wherein said first memory has first and second work memories, and said first storage means further comprises means for alternately switching between connection of the first and second work memories to said first arithmetic and logic unit and said second memory, respectively, and connection of the first and second work memories to said second memory and said first arithmetic and logic unit, respectively.
- 7. The data processor according to claim 1, wherein said first arithmetic and logic unit is an arithmetic and logic unit of an SIMD control type for parallelly performing arithmetic process on plural data by a single instruction from said CPU.
- 8. The data processor according to any one of claims 1 to 7, wherein said first arithmetic and logic unit taking the form of an SIMD control type arithmetic and logic unit, comprising: a plurality of processor elements each having a first input terminal, a second input terminal, and a first output terminal and operated by a control signal from said CPU; a first register having a bit width equal to a total of bit widths of input terminals of all of first input terminals of said plurality of processor elements; a

second register having a bit width equal to a total of bit widths of second input terminals of all of said plurality of processor elements and applying all the bit widths to the second input terminals of all the processor elements without an overlap; a third register having a bit width equal to or wider than a bit width of the second input terminal of each of said processor elements and capable of shifting data to the second register on a unit basis of the bit width of the second input terminal; a selector for selecting data of said first register and supplying the bit width of the first input terminal of said processor element from the most significant bit commonly to the first input terminals of all of said processor elements; a write control circuit controlled by said address bus, for writing data to said first, second, and third registers via said local bus; and a circuit for outputting data of said output terminal to said local data bus.

10

15

9. The data processor for image processing according to claim 8, wherein said processor element is an arithmetic and logic circuit for adding up a subtraction value of data of said first and second input terminals for a predetermined range and outputting resultant data, data is stored in a plurality of pixels of an image to be encoded in said first register, data of a plurality of pixels of a reference image to be referred to is stored in said

second register, and outputs of said plurality of processor elements are taken as the degree of approximation corresponding to a plurality of motion vectors.

10. An arithmetic and logic unit of an SIMD control type, comprising: a plurality of processor elements each having a first input terminal, a second input terminal, and a first output terminal; a first register having a bit width equal to a total of bit widths of first input terminals of all of said plurality of processor elements; a second register having a bit width equal to a total of bit widths of second input terminals of all of said processor elements; and a third register having a bit width equal to or wider than a bit width of the second input terminal of said processor element and capable of shifting data to the second register on a unit basis of the bit width of the second input terminal.

11. The SIMD control type arithmetic and logic unit according to claim 10, wherein said first register has a connection circuit for commonly supplying a bit width of a first input terminal of said processor element from the most significant bit to all of said processor elements, and a connection circuit for supplying all of bit widths so as not to be overlapped to all of the processor elements.

unit according to claim 10, further comprising: a selector for supplying the bit width of the first input terminal of said processor element from the most significant bit of said first register to all of said processor elements; and means for performing, every clock, an arithmetic process in said processor element, a data shifting process on the unit basis of the bit width of the first input terminal of said processor element in said first register, and a data shifting process on the unit basis of the second input terminal of said processor element in said first register, and a data shifting process on the unit basis of the bit width of the second input terminal of said processor element in said second and third registers.

unit according to claim 11 or 12, used for image processing, wherein data of a plurality of pixels in a first image is stored in said first register, data of a plurality of pixels in a second image is stored in said second and third registers, said processor element takes the form of an arithmetic and logic circuit for accumulating a difference between data applied from said first input terminal and data applied from said second input terminal, and means for outputting the degree of approximation corresponding to a plurality of motion vectors between said first and second images from each of said plurality of processor elements is

provided.

(TRANSLATION)

REPLY

To: Examiner Nakano yuuji, of the Patent Office 5 1. Indentification of International Application PCT/JP99/00181

2.Applicant

Name

HITACHI, LTD.

10 Address 6, Kanda Surugadai 4-Choume, Chiyoda-ku,

Tokyo 101-8010 JAPAN

Country of nationality

JAPAN

Country of residence

JAPAN

3. Agent

15 Name

20

TAKAHASHI Akio, Patent Attorney

(Reg. No. 6189).

Address

Nitto International Patent Office,

Yusenkayabacho Building, 9-8,

Nihonbashi-kayabacho 2-chome, Chuo-ku,

Tokyo 103-0025 JAPAN

4.Date of Office Action: April 04,1999

5. Suject matter of REPLY: As per the attached sheets

It is described in PCT Opinion Document that claim1 has no novelty and claims 2 and 7 have no novelty. But we cannot agree to examiner's opinion on the following reasons,

5

10

15

20

25

- (1). The examiner has stated "Claim lof this application has no novelty since the invention of the claim 1 has been described in the cited document 11 (JP, 7-200324, A (International Business Maschines Corporation), 4 August 1995(04.08 1995), column line 1 to column 10 lime 38 and Fig. 1 & 5506957, A).
- (2) Our invention of claim1 (simply called as "claim1") has a first feature having a local data bus having a bus width wider than a data bus width of said CPU and connecting the first arithmetic and logic unit and a second first arithmetic and logic unit controlled by a CPU, an second feature having address bus commonly connected the first arithmetic and logic unit and the first storage means .

By combination of the two features, it is possible to improve data transmission ability, at the same time, CPU can control address designation for read out of data from the first storage means and for storing data into register of the first arithmetic and logic unit monastically.

(3) On the contrary, the invention of the cited document has no the above two features, the object or merit of the invention of the cited document is different from that of our invention. That is, according to the opinion document of the Examiner, it

is unclear where portions are corresponding to our CPU, and our first arithmetic and logic unit, since Examiner has cited broad scope of the cited document.

Although FXU and DCU (data cache unit) are connected by address bus, FPU are not connected to the address bus. Concerning to instruction cash 57 side, it is not described that FXU, DCU and instruction cash are connected by a common address bus. As described above, the cited document dose not described the second feature of our invention of claim 1.

(4) Further, the cited document has not described about width of the bus connected between the instruction cash and FXU, DCU. Judging from attached Fig. we consider each bus widths are same. As described above, the cited document dose not described the second feature of our invention of claim 1. Accordingly, the cited document dose not described about the combination of the first and the second features of our invention of claim 1.

On the reason described above, our invention of claim 1 has novelty to the invention of the cited document 1.

5

10

15

20

25

(5) Examiner has stated "inventions of our claims 2 and 7 are only use of well known SIMD as an arithmetic unit of the invention of the cited document1, inventions of our claims 2 and 7 are obtained obviously, and have no inventive step."

However, claims 2 and 7 depends on claim 1. As described above, the invention of claim 1 is quite different from the invention disclosed in the cited document 1, and the object and effect of the invention of our claim 1 are different from those of the invention of the cited document 1. That is, as described above, the invention of our claim 1 has effect that improving the data transmission speed by said combination of two features of our invention, at the same time, CPU can control address designation for read out of data from the first storage means and for storing data into register of the first arithmetic and logic unit monastically

On the other hand, the object of the invention of the cited document is to be able to perform instruction in a floating point arithmetic unit (FPU) continuously, even in a case that data load miss happened. The construction of the invention of the cited document is different from our invention of claim 1 also.

Therefore it is clear that the invention of our

claim 1 can not obtained obviously from the invention disclosed in the cited document 1. Accordingly inventions of our claims 2 and 7 depending to our claim 1 has inventive step for the invention disclosed in the cited document 1.

(6) Each of inventions of our claims added by amendment proposed at the same time, have substantially the same features of that of our claim 1, and novelty and inventive step for the invention disclosed in the cited document 1.

By the way, in the claim 14, the arithmetic unit is controlled by the decoded result of CPU. In other words, by decoded results, the arithmetic unit can be controlled directly, and there is no need of supply of instruction such as invention of the cited document 1.

Concerning to our claim 16, By DMA circuit connected to CPU and storage means, data trans mission efficiency from the storage means to the first arithmetic unit is improved.

20

5

10

15



答 弁 書

特許庁審查官 中野 裕二 殿

- 1. 国際出願の表示 PCT/JP99/00181
- 2. 出 願 人名 称 株式会社 日立製作所 HITACHI, LTD.

あて名 〒101-8010 日本国東京都千代田区神田駿河台四丁目6番地 6, Kanda Surugadai 4-Chome, Chiyoda-ku, Tokyo 101-8010 JAPAN

国籍 日本国 JAPAN

住 所 日本国 JAPAN

3. 代 理 人

氏名 (6189) 弁理士 高橋 明夫 TAKAHASHI Akio, Patent Attorney (Reg.No.6189)

あて名 〒103-0025 日本国東京都中央区日本橋茅場町二丁目 9番8号 友泉茅場町ビル 日東国際特許事務所

Nitto International Patent Office, Yusenkayabacho Building, 9-8, Nihonbashi-kayabacho 2-chome, Chuo-ku, Tokyo 103-0025 JAPAN

4. 通知の日付 27. 04. 99

5. 答弁の内容

PCT見解書(発送日: 27.04.99)において、請求の範囲1は新規性が無い、請求の範囲2及び7は新規性が無いとされていが、以下の理由によって審査官のご見解は承服できない。

- (1) ・審査官殿は、本願の「請求の範囲1は、国際調査報告で引用された文献 1文が11(JP,7-200324,A(インターナショナル・ビジネス・マシーンズ・コーポレーション)、4.8月、1995(04.08.95),第 5欄第1行目~第10欄第38行目及び図1&US,5506957,A)に記載されているので、新規性を有しない。」と述べられている。
- (2).本願請求の範囲1の発明(以下単に請求の範囲1と略称)は、第一の演算ユニットと第一の記憶手段を接続するローカルデータバスがCPUの持つデータバス幅より広いバス幅(ビット数)を持つ第一の特徴と、第一の演算ユニット及び第一の記憶手段が共通に接続されたアドレスバスを持つ第二の特徴を持ち、この2つの特徴の組合わせによって、データ転送性を向上するとともに、CPUは第一の記憶手段のデータ読出しと演算ユニットのレジスタのデータ格納との両者のアドレス指定を一元的に管理できる効果を持つ。
- (3).これに対し、引用文献1のものは、上記2つの特徴は見出されず、また発明の目的とする効果も異なる。 すなわち、見解書によれば、引用文献1の広範囲が指摘され、いかなる部分が本発明のCPU、演算ユニットに相当するとされているのか不明である。引用文献1の固定小数点ユニット(FXU)をCPUと見做し、浮動小数点ユニット(FPU)を演算ユニットと見なすことは、次の理由によって不当である。すなわち、引用文献1第3欄11~13行に、「従来技術の例として、FPUが命令を実行している…」の記述があり、引用文献1ではCPUをFXUとを異なるものと判断していると考えることが出きる。故に、引用文献のFXUをCPUと見なすことはできないと思慮する。

FXUとDCU (データ・キャッシュ)・ユニット) はアドレスバスで接続されているが、FPUにはアドレスバスが接続されていない。命令キャッシュ57側に主眼を置いてみても、FXUとFPUと命令キャッシュとが共通のアドレスバスで結合することは示されていない。以上の通り、本願請求の範囲1の第二の特徴は記載されていない。

(4)・また、命令キャッシュとFPU、FXUとに接続されているバスの幅については、何も言及されていない。図面より判断すると、各バス幅は同じであると思われる。以上の通り、請求の範囲1の第二の特徴は記載されていない。従って、本願請求の範囲1の第一及び第二の特徴を組合わせも記載されていない。以上の次第で、本願請求の範囲1の発明は、引用文献1に記載された発明に対

し新規性をもつものである。

(5)・審査官は、「請求の範囲2及び7は、文献1記載の発明において、演算ユニットとして周知のSIMDを用いたものにすぎず、当業者が容易に想到しうるものである」とし、請求の範囲2及び7は進歩性が無いとされている。しかし、請求の範囲2及び7は、請求の範囲1に従属するものであり、請求の範囲1は、前述の通り、引用文献1に記載の発明と全く異なり、発明の目的、効果が文献1に記載の発明と異なるものである。すなわち、前述のごとく、請求の範囲1の発明は、前記2つの特徴の組合わせによって、データ転送性を向上すると同時に、CPUは第一の記憶手段のデータ読出しと演算ユニットのレジスタのデータ格納との両者のアドレス指定を一元的に管理できる効果を持つ。

これに対し、引用文献1に記載の発明は、データ・ロード・ミスがあっても、 浮動少数点ユニット (FPU) 上で、命令の実行を連続して行うことができるようにすることを目的とし、その構成も前述のように、本願請求の範囲1と異なる ものであり、本願請求の範囲1が引用文献1に記載の発明から容易に類推できな いことは明らかである。従って、請求の範囲1に従属する請求の範囲2及び7の発明は、引用文献1に記載の発明に対し進歩性を有するものである。

(6). 同時提出の手続補正書によって追加した各請求の範囲の発明は、いずれ も、請求の範囲1と実質的に同じ特徴を有するもので、引用文献1に記載の発明に 対し、新規性及び進歩性を持つものである。

なお、請求の範囲14については、第一の演算ユニットがCPUのデコード結果によって制御される。つまり、デコード結果により第一の演算ユニットはCPUにより直接制御されることができ、引用文献1に記載のように、FPUに対しても命令を供給する必要が無い。

請求の範囲16については、CPUと記憶手段とに接続されたDMA回路を有することにより、記憶手段から第一の演算ユニットへのデータ伝送効率が良くなる。



手 続 補 正 書(法第11条の規定による補正)

特許庁審查官

中野 裕二 殿

1. 国際出願の表示 PCT/JP99/00181

2. 出 願 人

名 称 株式会社 日立製作所 HITACHI, LTD.

あて名 〒101-8010 日本国東京都千代田区神田駿河台四丁目 6 番地 6, Kanda Surugadai 4-Chome, Chiyoda-ku, Tokyo 101-8010 JAPAN

国 籍 日本国 JAPAN

住 所 日本国 JAPAN

3. 代 理 人

氏名 (6189) 弁理士 高橋 明夫 TAKAHASHI Akio, Patent Attorney (Reg. No.6189)

あて名 〒103-0025 日本国東京都中央区日本橋茅場町二丁目 9番8号 友泉茅場町ビル 日東国際特許事務所

Nitto International Patent Office, Yusenkayabacho Building, 9-8, Nihonbashi-kayabacho 2-chome, Chuo-ku, Tokyo 103-0025 JAPAN

4. 補正の対象 「請求の範囲」の欄

- 5. 補正の内容
- (1)請求の範囲17頁、3~4行の、「幅をち、第一の演算ユニットと第一の記憶手段と接続」を「幅を持ち、上記第一の演算ユニットと上記第一の記憶手段とを接続」に 補正する。
- (2) 請求の範囲17頁4~5行の、「上記CPU、第一の演算ユニット」を「上記CPU、生記第一の演算ユニット」に補正する。
- (3) 請求の範囲19頁、25行以下に請求項14~20を追加する。
- 6. 添付書類の目録
- (1)請求の範囲17,19,19/1頁の新たな用紙 …… 1通

以上

(Translation)

AMENDMENT

To: Examiner NAKANO YUji, of the Patent Office

1. Identification of International Application

PCT/JP99/00181

2.Applicant

5

Name:

HITACHI Ltd.

Address:

6, Kanda Surugadai 4-Choume, Chiyoda-ku,

Tokyo 101-8010 JAPAN

10 Country of nationality

JAPAN

Country of residence

JAPAN

3. Agent

Name

TAKAHASHI Akio, Patent Attorney

(Reg. No. 6189).

15 Address

Nitto International Patent Office,

Yusenkayabacho Building, 9-8,

Nihonbashi-kayabacho 2-chome, Chuo-ku,

Tokyo 103-0025 JAPAN

- 4. Item to be Amended: CLAIMS
- 20 5. Subject Matter of Amendment
 - (1) Change "first arithmetic and logic unit and first storage means," in claim page17, lines 3-4, to the first arithmetic and logic unit and the first storage means, -.
- 25 (2) Change "said CPU, first arithmetic and logic unit "in claim page19, lines 4~5, to - the first arithmetic and logic unit, the first arithmetic and logic unit -.

- (3) Add new claims 14-24 after page19,lin 25 in claim
- 6.List of Attached Documents

New sheets of PPs.17,19,19/1 og CLAIMs.

特許協力条約に基づく国際出願

願 書

出願人は、この国際出願が特許協力条約に従って処理されることを請求する。

国際出願番号					
国際出願日	20,1,99				
(受付印)	受領印				

出願人又は代理人の書類記号 PNT980646 (希望する場合、最大12字) 第 I 欄 発明の名称 データ処理装置 第Ⅱ欄 出願人 氏名(名称)及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載; あて名は郵便番号及び国名も記載) この欄に記載した者は、 発明者でもある。 株式会社 日立製作所 截話番号: HITACHI, LTD. 03 - 3212 - 1111〒101-8010 日本国東京都千代田区神田駿河台四丁目6番地 ファクシミリ番号: 6, Kanda Surugadai 4-chome, Chiyoda-ku, 03 - 3214 - 3116TOKYO 101-8010 JAPAN 加入電信番号: 国籍 (国名): 日本国 JAPAN 住所 (国名): 日本国 JAPAN この側に記載した者は、次の 指定国についての出願人である: すべての指定国 レ 米国を除くすべての指定国 米国のみ 追記欄に記載した指定国 その他の出願人又は発明者 氏名(名称)及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載; あて名は郵便番号及び国名も記載) この欄に記載した者は、 次に該当する: 波多江博 出願人のみである。 HATAE Hiroshi 〒187-8588 日本国東京都小平市上水本町五丁目 20 番 1 号 レ 出願人及び発明者である。 株式会社日立製作所 システムLSI開発センタ内 c/o System LSI Development Center, HITACHI, LTD. 発明者のみである。 (ここにレ印を付したとき 20-1, Jousuihoncho, 5-chome, Kodaira-shi, は、以下に記入しないこと) TOKYO 187-8588 JAPAN 日本国 JAPAN 国籍 (国名): 日本国 JAPAN 住所 (国名): この欄に記載した者は、次の 指定国についての出願人である: すべての指定国 米国を除くすべての指定国 米国のみ 追記機に記載した指定国 レーその他の出願人又は発明者が続葉に記載されている。 代理人又は共通の代表者、通知のあて名 第IV欄 次に記載された者は、国際機関において出願人のために行動する: レー代理人 共通の代表者 氏名(名称)及びあて名: (姓・名の順に記載;法人は公式の完全な名称を記載;あて名は郵便番号及び国名も記載) 戴話番号: 03-3661-0071 6189 弁理士 髙 橋 明 夫 TAKAHASHI Akio, Patent Attorney (Reg. NO. 6189) ファクシミリ番号: 〒103-0025 日本国東京都中央区日本橋茅場町二丁目9番8号 友泉茅場町ビル 03-3667-9770 日東国際特許事務所 Nitto International Patent Office, Yusenkayabacho Building, 加入電信番号: 9-8, Nihonbashi-kayabacho 2-chome, Chuo-ku, TOKYO 103-0025 JAPAN

通知のためのあて名:代理人又は共通の代表者が選任されておらず、上記枠内に特に通知が送付されるあて名を記載する場合はレ印を付す

		4	2	2					頁

第Ⅲ欄の続き その他の出願人又は発明者							
この税薬を使用しないときは、、	この用紙を願書に含めないこと。						
氏名(名称)及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載	; あて名は郵便番号及び国名も記載)	この欄に記載した者は、 次に該当する:					
渡 辺 浩 巳 WATANABE Hiromi 〒187-8588 日本国東京都小平市上水本町五丁目 20番1号 株式会社日立製作所 システムLSI開発センタ内							
c/o System LSI Development Center, HITACHI, LTD. 20-1, Jousuihoncho, 5-chome, Kodaira-shi, TOKYO 187-8588 JAPAN		発明者のみである。 (ここにレ印を付したとき は、以下に記入しないこと)					
国籍 (国名): 日本国 JAPAN	住所 (国名): 日本国 J.	APAN					
この機に記載した者は、次の 指定国についての出願人である: すべての指定国 米国を除	くすべての指定国 レ 米国のみ	追記欄に記載した指定国					
氏名(名称)及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載	; あて名は郵便番号及び国名も記載)	この欄に記載した者は、 次に該当する:					
		出願人のみである。					
		出願人及び発明者である。					
	·	発明者のみである。 (ここにレ印を付したとき は、以下に記入しないこと)					
国籍 (国名):	住所 (国名):						
この欄に記載した者は、次の 指定国についての出願人である: すべての指定国 米国を除	くすべての指定国 米国のみ	追記欄に記載した指定国					
氏名(名称)及びあて名: (姓・名の順に記載;法人は公式の完全な名称を記載	;あて名は郵便番号及び国名も記載)	この欄に記載した者は、 次に該当する:					
,		出願人のみである。					
		出願人及び発明者である。					
	·	(ここにレ印を付したとき は、以下に記入しないこと)					
国籍(国名):	住所 <i>(国名)</i> :						
この欄に記載した者は、次の 指定国についての出願人である: すべての指定国 米国を附	くすべての指定国 米国のみ	追記欄に記載した指定国					
氏名 (名称) 及びあて名: (姓・名の順に記載; 法人は公式の完全な名称を記載	; あて名は郵便番号及び国名も記載)	この欄に記載した者は、 次に該当する:					
		出願人のみである。					
		出願人及び発明者である。					
		発明者のみである。 (ここにレ印を付したとき は、以下に配入しないこと)					
国籍 (国名):	住所 <i>(国名)</i> :						
この欄に配載した者は、次の 指定国についての出願人である: すべての指定国 米国を附	くすべての指定国 米国のみ	追記欄に記載した指定国					
その他の出願人又は発明者が他の統葉に記載されている。							

邹 〉 村山	国の指定									
規則 4.9(a)の	D規定に基づき次の指定を行う (数当するロにレ印を付すこと: 少	なくとも1つの口にレ印を付すこと)。								
广东山北华学的	=	·								
AP	ARIPO特別: GIII ガーナ Chana, GM ガンピア Cambia, KE ケニア Kenya, LS レソト Lesotho, MW マラウイ Malavi, SD スーダン Sudan, SZ スワジランド Swaziland, UG ウガンダ Uganda, ZW ジンパブエ Zimbubwe, 及びハラレブロトコルと特許協力条約の締約国である他の国									
	K 〇 キルギス Kyrgyzstan, K ② カザフスタン Kazakhst Federation, T J タジキスタン Tajikistan, T M トルク である他の国	ユーラシア中野的: AMT アルメニア Armenia. A Z アゼルバイジャン Azerbaijan, B Y ベラルーシ Belarus, K G キルギス Kyrgyzstan, K Z カザフスタン Kazakhstan, M D モルドヴァ Republic of Moldova, R U ロシア Russian Federation, T J タジキスタン Tajikistan, T M トルクメニスタン Turkmenistan, 及びユーラシア特許条約と特許協力条約の締約図である他の図								
	シュタイン Switzerland and Licchtenstein, C Y キプロス (スペイン Spuin, IF I フィンランド Finland, IF R フI IE アイルランド Ireland, I T イタリア Italy, Lング Netherlands, IP Tポルトガル Portugal, S IE スウェ	ョ — ロ シノベ件字音作: A T オーストリア Austria, B E ベルギー Belgium, C III and L I スイス及びリヒテンシュタイン Svitzerland and Licchtenstein, C Y キブロス Cyprus, D E ドイツ Germany, D K デンマーク Denmark, E S スペイン Spain, IF I フィンランド Finland, IF R フランス France, G B 英国 United Kingdom, G R ギリシャ Greece, I IE アイルランド Ireland, I T イタリア Italy, L U ルクセンブルグ Luxembourg, IM C モナコ Monaco, IM L オラレグ Netherlands, IP T ポルトガル Portugal, S E スウェーデン Sweden, 及びヨーロッパ特許条約と特許協力条約の締約国である他の国								
OA	Republic, C G コンゴー Congo, C I コートジボアー	a Faso, B J ベナン Benin, C F 中央アフリカ Central Africanル Côted Ivoire, C IM カメルーン Cameroon, G A ガポン Cabon,タニア Mauritania, IM E ニジェール Niger, S IM セネガル Senegal,の知的所有機機構のメンバー国と特許協力条約の締約国である他の国(他の種類								
国内华的	- (他の種類の保護义は収扱いを求める場合には点線上に記載する)									
AL	アルバニア Albania	I_ T リトアニア Lithuania								
MA M	アルメニア Armenia	L U ルクセンブルグ Luxembourg								
	オーストリア Austria	L V ラトヴィア Latvia								
□ A U	オーストラリア Australia	MD モルドヴァ Republic of Moldova								
\square A Z	アゼルバイジャン Azerbaljan	MG マダガスカル Madagascar								
ВА	ボスニア・ヘルツェゴヴィナ Bosnia and Herzegovina	■ MIK マケドニア旧ユーゴースラヴィア共和国 The former Yugoslav Republic of Macedonia								
□ 13 T3	バルバドス Barbados	MN モンゴル Mongolia								
	ブルガリア Bulgaria	MIW マラウイ Malawi								
	ブラジル Brazil	M × メキシコ Mexico								
	ベラルーシ Belarus	NO J-Norway								
	カナダ Canada	□ N Z ニュー・ジーランド New Zealand								
□сн	and I. I スイス及びリヒテンシュタイン	PL ポーランド Poland								
	Switzerland and Liechtenstein	□ P T ポルトガル Portugal								
⊠ c n	中国 China	RON-7=7 Romania								
U O U	キューバ Cuba	R U ロシア Russian Federation								
\Box cz	チェッコ Czech Republic	SD スーダン Sudan								
	ドイツ Germany	SE スウェーデン Sweden								
DK	デンマーク Denmark	図 S G シンガポール Singapore								
EE	エストニア Estonia	S I スロヴェニア Slovenia								
E S	スペイン Spain	S K スロヴァキア Slovakia								
	フィンランド Finland	S L シエラ・レオーネ Sierra Leone								
<u> </u>	灰国 United Kingdom	T J タジキスタン Tajikistan								
GE	グルジア Georgia	T M トルクメニスタン Turkmenistan								
CH	ガーナ Ghana	TR トルコ Turkey								
GM	ガンビア Gumbia	T T トリニダッド・トバゴ Trinidad and Tobago								
	ギニア・ビサオ Guinea-Bissau	□ UA ウクライナ Ukraine								
	クロアチア Croatia	UG ウガンダ Uganda								
H.O.	ハンガリー Hungary	☑ US 米国 United States of America								
	インドネシア Indonesia									
	イスラエル israci	U Z ウズベキスタン Uzbekistan								
	アイスランド lceland	□ V N ヴィエトナム Vict Nam								
	日本 Japan	YU ユーゴースラヴィア Yugoslavia								
	ケニア Kenya	□ Z W ジンパブエ Zimbabve								
	キルギス Kyrgyzstun	以下の口は、この様式の施行後に特許協力条約の締約国となった国を指定(国								
	韓国 Republic of Korea	内特許のために)するためのものである								
	カザフスタン Kazakhsten									
=	セント・ルシア Saint Lucia									
	スリ・ランカ Sri Lanka									
	リベリア Liberia									
	レソト Lesotho									

確認の指定の宣言:出願人は、上記の指定に加えて、規則 4.9(b)の規定に基づき、特許協力条約の下で認められる他の全ての国の指定を行う。ただし、この宣言から除く旨の表示を追記機にした国は、指定から除かれる。出願人は、これらの追加される指定が確認を条件としていること、並びに優先日から15月が経過する前にその確認がなされない指定は、この期間の経過時に、出願人によって取り下げられたものとみなされることを宣言する。 (相定の確認は、相定を特定する通知の提出と指定手数料及び確認手数料の納付からなる。この確認は、優先日から15月以内に受理官庁へ提出しなければならない。)

		4			頁

第VI欄 優先権主張	他の優先権の主張(先	の出願)が追記欄に記載されている					
先の出願日		先の出願					
先の出願日 (日. 月. 年)	番号 国内出願: 国 名	広域出願 : *広域官庁名	国際出願 : 受理官庁名				
(1)							
(2)							
(3)							
	、 <i>本国際出願が提出される受理官庁に対し</i> +のものについては、出願番類の認証謄本を						
	本国特許庁の長官)に対して請求している						
*先の出願が、AIRIPOの特許出願である ければならない(規則4.10(b)(ii))。		「偖の保護のためのバリ条約同盟の少	なくとも1万国を追記制に要示しな				
第VII欄 国際調査機関	MENGING C WITHO						
国際調査機関(ISA)の過	選択 先の調査結果の利	リ用請求 : 当該調査	の照会(先の調査が、				
	国際調査機関によって既に実施		,,,,,,				
-		.) 出願番号	国名 (又は広域官庁)				
ISA/ <u>JP</u>							
第Ⅷ欄 照合欄 ; 出願の言	語						
この国際出願の用紙の枚数は次のとおりであ。	この国際出願には、以下にチェックした	書類が添付されている。					
願書 ・・・・・・・・ 4 枚	1. レ 手数料計算用紙		8 VI 欄の () の番号を記載する)				
明細書(配列表を除く) ・ 16 枚	がける手数やはお貼する特許 レ 日紙を貼りした豊面	国際出願の翻訳文 (記載する) :	て(翻訳に使用した言語名を				
請求の範囲 ・・・・・・ 3 枚	国際解局の口座への振込を		and the same of the second of				
要約書 ・・・・・・・・ 1 枚			又は他の生物材料に関する背面				
図面 ・・・・・・・・ 1 6 枚	2. レ 別個の記名押印された委任	、ヌクレオチド及	び/又はアミノ酸配列リスト				
	3. 包括委任状の写し	8 (フレキシブル 9 その他 <i>(書類</i> :	ティスク) 名 <i>を詳細に記載する)</i>				
合計 40 枚	T. LIBERT CHILD						
要約番とともに公表する図面 : 第1図	本国際出願の使用言語名 :	日本語					
第IX欄 提出者の記名+押F	п 						
各人の氏名(名称)を記載し、その次に押印する							
高橋明	天						
1. 国際出願として提出された書類の実際の受理	。。 受理官庁記入	、欄 ———	2. 図面				
	3. 国際出願として提出された書類を補完する書類又は図面であって その後期間内に提出されたものの実際の受理の日(訂正日)						
4. 特許協力条約第11条(2)に基づく必要な補	1. 特許協力条約第11条(2)に基づく必要な補完の期間内の受理の日 不足図面がある						
5. 出願人より特定された 国際調査期間 ISA	コノ リ 1 6・	未払いにつき、国際調査機関 しを送付していない					
	—— 国際事務局部	己入 欄 ————					
記録原本の受理の日 様式PCT/RO/101 (最終用紙) (199	8年7月)						

P C T	
写一数 次 彩 計 鈴 用 A氏 原 部 所 屈 番	国際出願番号
出願人又は代理人の書類記号	
PNT980646	受理官庁の日付印
出願人	
株式会社 日立製作所	
所定の手数料の計算	
_	
1. 及び2. 特許協力条約に基づく国際出願等に関する法律(国内法) 第18条第1項第1号の規定による手数料(注1) (送付手数料〔T〕及び調査手数料〔S〕の合計)	95,000 F T+S
3. 国際手数料(注2)	
达本手数 料	
国際出願に含まれる用紙の枚数 40 枚	
最初の30枚まで・・・・・・・・・・・・ 6	2.800 H b1
10 × 1,450円 = 1	4,500 円 b 2
30枚を越える用紙の枚数 用紙1枚の手数料	
b 1 及び b 2 に記入した金額を加算し合計額を B に記入・・	77,300 円 B
指定手数料 国際出願に含まれる指定数(注3)	
6 × 14,500円=	87,000 PJ D
支払うべき指定手数料 の数 (上限は 1 1) (注 4)	
B及びDに記入した金額を加算し、合計額を1に記入・・・・・・	164,300 円 1
4. 納付すべき手数料の合計	
T+S及び!に記入した金額を加算し、合計額を合計に記入	259.300 H
(注1)送付手数料及び調査手数料については、合計金額を特許印紙をも	合 計
 (注2)国際手数料については、受理官庁である日本国特許庁の長官が告	
明する街面を提出することにより納付しなければならない。 (**) **********************************	
(注3) 願書第∨欄で×印を付した□の数。 (注4) 指定数を記入する。ただし、11指定以上は一律11とする。	

特許印紙

貼付欄









送付手数料·調査手数料

95,000円

	ご利用明細		
•	年月日 取扱店番 お取引内容 1101200428106 お扱込み 受付通番 銀行番号 支店番号 口座番号 0178 お取扱金種 お取引金額 お取引金額 517 16 17 20 1 20 1 20 1 20 1 20 1 20 1 20 1 2		
	1		
お振込先・お受取人	東京三菱銀行 内幸町支店		
こ依頼人	へ" シリシ タカハシアキオ 様 03-3661-0071		

基本手数料 77,300円 指定手数料 87,000円 合 計 164,300円

委 任 状

平成 \ \ 年 \ 月 \ \ 日

我々は、弁理士 高橋 明夫 氏を代理人と定め、 「データ処理装置」 の国際出願に関し、下記の権限を委任します。

記

- 1. 特許協力条約に基づく国際出願に関する一切の件
- 2. 国際予備審査に関する一切の件
- 3. 上記出願又は指定を取り下げる件

あて名 東京都小平市上水本町五丁目20番1号

株式会社日立製作所 システムLS L 関発センタ内

氏 名 波多江 博

あて名 東京都小平市上水本町五丁目20番1号

株式会社日立製作所システムLS、I、開発センタ内

氏 名 渡辺 浩已

委 任 状

平成 | | 年 | 月 | | 日

東京都千代田区神田駿河台四丁目6番地株式会社 日立製作所代表者 金井 務



我々は、弁理士 高 橋 明 夫 を代理人と定め、 「データ処理装置」 の国際出願に関し、下記の権限を委任します。

記

- 1. 特許協力条約に基づく国際出願に関する一切の件
- 2. 国際予備審査に関する一切の件
- 3. 上記出願又は指定を取り下げる件

特許協力条約

DECID

REC'D 27 JUL 1999

WIPO PCT

PCT

国際予備審査報告

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

	人又は代理人 類記号 PNT980646	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。				
	ELIK ELI	国際出願日 (日.月.年) 20.01.99	優先日 (日.月.年)			
国際特許分類 (IPC) Int. Cl° G06F9/38, G06F15/80, H04N7/36						
出願人(氏名又は名称) 株式会社日立製作所						
1. 国際予備審査機関が作成したこの国際予備審査報告を法施行規則第57条 (PCT36条) の規定に従い送付する。 2. この国際予備審査報告は、この表紙を含めて全部で 3 ページからなる。						
3. この国際予備審査報告は、次の内容を含む。						
	I 区 国際予備審査報告の基礎					
	□ 優先権					
	Ⅲ					
	IV					
	V X PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明					
	VI [_] ある種の引用文献					
	VI 国際出願の不備					
	VII 国際出願に対する意見					
国際	予備審査の請求書を受理した日 20.01.99		報告を作成した日)5.07.99			
名称	及びあて先 日本国特許庁(IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番	伊知地 3 号	(権限のある職員) 5B 9291 和之 3-3581-1101 内線 3545			



国際出願番号 PCT/JP99/00181

1. 国際予備審査報告の基礎						
1. この国際予備審査報告は下記の出願書類に基づいて作成された。(法第6条(PCT14条)の規定に基づく命令に 応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。 PCT規則70.16,70.17)						
□ 出願時の国際出願書類						
X 明細書 明細書 明細書	第 <u>1-16</u> , ページ、 第 <u>ページ</u> 、 第 ページ、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの				
X 請求の範囲 請求の範囲 請求の範囲 請求の範囲	第 2 - 13 項、 第 項、 第 1,14-20 項、	出願時に提出されたもの PCT19条の規定に基づき補正されたもの 国際予備審査の請求書と共に提出されたもの28.06.99 付の書簡と共に提出されたもの				
区面区面区面		出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの				
明細書の配列	列表の部分 第 ページ、 列表の部分 第 ページ、 列表の部分 第 ページ、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの				
2. 上記の出願書	類の言語は、下記に示す場合を除くほか、こ	の国際出願の言語である。				
上記の書類は、	下記の言語である 語であ	ప .				
□ 国際調査のために提出されたPCT規則23.1(b)にいう翻訳文の言語 □ PCT規則48.3(b)にいう国際公開の言語 □ 国際予備審査のために提出されたPCT規則55.2または55.3にいう翻訳文の言語						
□ この国際出願に含まれる書面による配列表 □ この国際出願と共に提出されたフレキシブルディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された書面による配列表 □ 出願後に、この国際予備審査(または調査)機関に提出されたフレキシブルディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった □ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述						
書の提出があった。						
4. 補正により、下記の書類が削除された。 明細書 第ページ 請求の範囲 第項 図面 図面の第						
5. この国際予備審査報告は、補充欄に示したように、補正が出願時における開示の範囲を越えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c) この補正を含む差し替え用紙は上記1. における判断の際に考慮しなければならず、本報告に添付する。)						



国際予備審査報告

| 国際出願番号 PCT/IP99/00181

文献及び説明		
見解	•	
新規性 (N)	請求の範囲 1 - 20	
	請求の範囲	無
進歩性(IS)	請求の範囲 <u>1 - 20</u> 請求の範囲	
産業上の利用可能性 (IA)	請求の範囲 <u>1 - 20</u> 請求の範囲	
文献及び説明 (PCT規則70.7)		
請求の範囲1-20		
CPUにより制御される演算	「ユニットと、該演算ユニッ	トと記憶手段とを接続する
CPUにより制御される演算 コーカルデータバスとを備えた f記CPUの持つデータバス向 たいずれの文献にも記載され	データ処理装置において、 届より広いバス幅を持つこと	前記ローカルデータバスが は、国際調査報告に列記る
ıたいずれの文献にも記載さ オ	しておらず、当業者にとって	自明なものでもない。

請求の範囲

- 1. (補正後) CPUにより制御される第一の演算ユニットと、第一の記憶手段と、上記CPUのデータバス幅よりも広いバス幅を持ち、上記第一の演算ユニットと上記第一の記憶手段とを接続するローカルデータバスと、上記CPU、上記第一の演算ユニット及び上記第一の記憶手段に共通に接続されたアドレスバスを持つデータ処理装置。
- 2. 上記第一の演算ユニットが SIDM型の演算器である第1項記載の データ処理装置。
- 3. 上記第一の演算ユニットが複数個並列に配置された第1項記載のデータ処理装置。
- 4. 上記第一の記憶手段が第1メモリと、第2メモリと、上記アドレス バス及び上記データバスに接続されかつ第1メモリと第2メモリ間のデ ータの転送を制御するDMA回路を持つ第1項記載のデータ処理装置。
- 5. 上記第一の記憶手段が上記第2メモリから上記第1メモリにDMA 回路で転送する際に符号拡張を行う手段を持つ第4項記載のデータ処理 装置。
- 6. 上記第1メモリが第1及び第2ワークメモリを持ち、上記第1の記憶手段が更に上記第1及び第2のワークメモリと上記第1の演算ユニットの接続及び上記第2メモリとの接続を交互に切り替える手段を持つ第4項記載のデータ処理装置。
- 7. 上記第一の演算ユニットは、上記CPUからの単一命令で複数のデータを並列に演算処理するSIMD制御型の演算器であることを特徴とする請求項第1項に記載のデータ処理装置。
- 8.上記第一の演算ユニットは第一の入力端子、第二の入力端子及び第一の出力端子をもち、上記 CPUからの制御信号によって動作する複数のプロセッサエレメントの全ての第

ントの第二の入力端子のビット幅以上のビット幅を持ち第二のレジスタに第二の入力端子のビット幅単位でデータのシフトができる第三のレジスタを持つSIMD制御型の演算器。

11. 上記第一のレジスタは、最上位ビットから上記プロセッサエレメントの第一の入力端子のビット幅を全ての上記プロセッサエレメントに共通に供給する接続回路と、全てのビット幅を重なりがないように全てのプロセッサエレメントに供給する接続回路をもつ請求項10に記載のSIMD制御型の演算器。

12. 上記第一のレジスタを最上位ビットから上記プロセッサエレメントの第一の入力端子のビット幅をすべての上記プロセッサエレメントに供給するセレクタを持ち、毎クロックごとに上記プロセッサエレメントにおいては演算処理を、また、上記第一のレジスタでは上記プロセッサエレメントの第一の入力端子のビット幅単位でのデータシフト処理を、上記第二のレジスタと第三のレジスタでは上記プロセッサエレメントの第二の入力端子のビット幅単位でのデータシフト処理を行う手段を持つ請求項10に記載のSIMD制御型の演算器。

13. 上記第一のレジスタには第1の画像の複数の画素データをが格納され、上記第二のレジスタと第三のレジスタには第2の画像の複数の画素データをが格納され、上記プロセッサエレメントは上記第一の入力端子と第二の入力端子から加えられるデータの差分を累積する演算回路で構成され、上記複数のプロセッサエレメントのそれぞれから上記第1及び第2の画像間の複数の動きベクトルに対応うる近似度を出力する手段とを持つ画像処理用に用いる請求項11又は12に記載のSIMD制御型の演算器。

1**午(他ヶ)**CPUと、第一の演算ユニットと、記憶手段と、上記CPUと上記記憶手段とを接続するアドレスバスと、上記第一の演算ユニットと上

記記憶手段とを接続するローカルデータバスとを有するデータ処理装置であって、上記CPUは、命令をデコードする命令デコード回路を有し、上記命令デコード回路の出力で上記第一の演算ユニットを制御し、上記ローカルデータバスは上記CPUよりも広いバス幅を持つことを特徴とするデータ処理装置。

15. (Ly)上記第一の演算ユニットがSIDM型の演算器である請求項14 記載のデータ処理装置。

16.(8m)CPUと、上記CPUによって制御される第一の演算ユニットと、上記CPUとアドレスバスで接続された記憶手段と、上記アドレスバスと上記記憶手段とに接続されたDMA回路と、上記演算ユニットと上記記憶手段とに接続され、上記CPUのデータバス幅よりも広いバス幅を有するローカルデータバスとを有することを特徴とするデータ処理装置。17.(8m)上記第一の演算ユニットがSIDM型の演算器である請求項16記載のデータ処理装置。

18.(gm)命令を格納した第一のメモリと、アドレスバスと第一のデータバスとを介して上記第一のメモリに接続されたCPUと、上記CPUに上記アドレスバスを介して接続された第二のメモリと、上記第二のメモリに第二のデータバスを介して接続された演算ユニットを有し、上記第二のデータバスは上記第一のデータバスよりも広いバス幅であることことを特徴とするデータ処理装置。


19.(@m)上記演算ユニットがSIDM型の演算器であることを特徴とする 請求項18記載のデータ処理装置。

20.(分か)上記アドレスバスと上記第一のデータバスと上記第二のメモリとに接続されたDMA回路を有することを特徴とする請求項18又は19記載のデータ処理装置。



PCT

EF



(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 PNT980646	今後の手続きにういては、国际調査等 及び下記:	5を参照すること。
国際出願番号 PCT/JP99/00181	国際出願日 (日.月.年) 20.01.99	優先日 (日.月.年)
出願人(氏名又は名称) 株式会社	日立製作所	
国際調査機関が作成したこの国際調金の写しは国際事務局にも送付され	査報告を法施行規則第41条(PCT.1 る。	8条)の規定に従い出願人に送付する。
この国際調査報告は、全部で 3	ページである。 	
この調査報告に引用された先行	技術文献の写しも添付されている。	
□ この国際調査機関に提出さ	くほか、この国際出願がされたものに なれた国際出願の翻訳文に基づき国際調	間査を行った。
b. この国際出願は、ヌクレオチ □ この国際出願に含まれる	ド又はアミノ酸配列を含んでおり、次 imによる配列表	の配列表に基づき国際調査を行った。
	られたフレキシブルディスクによる配列]表
1	機関に提出された書面による配列表	
□ 出願後に提出した書面によ 書の提出があった。		D開示の範囲を超える事項を含まない旨の陳述
■ 書面による配列表に記載し 書の提出があった。	_た配列とフレキシブルディスクによる	5配列表に記録した配列が同一である旨の陳述
2. 請求の範囲の一部の調査	ができない(第I欄参照)。	
3. 登明の単一性が欠如して	いる(第Ⅱ欄参照)。	
4. 発明の名称は	願人が提出したものを承認する。	
	に示すように国際調査機関が作成した	.· .
	データ処理装置及び演算器	
5. 要約は 🗵 出	願人が提出したものを承認する。	
国	□欄に示されているように、法施行規]際調査機関が作成した。出願人は、こ ○国際調査機関に意見を提出することが	別第47条 (PCT規則38.2(b)) の規定によりの国際調査報告の発送の日から1カ月以内にこびできる。
6. 要約書とともに公表される図は 第 <u>1</u> 図とする。X 出		なし
_ #	出願人は図を示さなかった。	
_ *	図は発明の特徴を一層よく表している	· · · · · · · · · · · · · · · · · · ·

A. 発明の属する分野の分類(国際特許分類(IPC)) Int. Cl° G06F 9/38 Int. Cl° G06F15/80 Int. Cl° H04N 7/36		
B. 調査を行った分野		
調査を行った最小限資料(国際特許分類(IPC))		_
Int. Cl ⁶ G06F 9/38		
Int. Cl ^a G06F15/80		
Int. Cl ^a H04N 7/36		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1940-1999年 日本国公開実用新案公報 1971-1995年 日本国登録実用新案公報 1994-1999年		
国際調査で使用した電子データベース(データベースの名称	尓、調査に使用した用語)	
国际側直(区川した電子)。	1 4 4 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2 1 2	•
·		
C. 関連すると認められる文献		
引用文献の	関連する	
カテゴリー* 引用文献名 及び一部の箇所が関連する	るときは、その関連する箇所の表示 請求の範囲の番	号
X JP, 7-200324, A (イン	/ターナショナル・ビジネス・マ 1	
V シーンズ・コーポレイション) 4	4:8月.1995(04.0 2、7	
8.95),第5欄第1行目~第3	10欄第38行目及び図1&U	
S, 5506957, A	41	
1. D. O. COO 4.7. A (V) -	-株式会社). 11. 3月. 19 1-9	
A		
97 (11. 03. 97) QE1,	102212, 11	
A JP, 6-324868, A (日5	Z超エル・エス・アイ・エンジニ 1-9	
アリング株式会社), 25. 11月]. 1994 (25. 11. 9	
4) (ファミリーなし)	·	
	□ ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
X C欄の続きにも文献が列挙されている。	パテントファミリーに関する別紙を参照。	
* 引用文献のカテゴリー	の日の後に公表された文献	
「A」特に関連のある文献ではなく、一般的技術水準を示	す 「T」国際出願日又は優先日後に公表された文献であっ	
もの・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	て出願と矛盾するものではなく、発明の原理又は	.理
「E」国際出願日前の出願または特許であるが、国際出願	日論の理解のために引用するもの	:AB
│ 以後に公表されたもの │ 「L」優先権主張に疑義を提起する文献又は他の文献の発	「X」特に関連のある文献であって、当該文献のみで発 行 の新規性又は進歩性がないと考えられるもの	נקי.
日若しくは他の特別な理由を確立するために引用する		以
文献(理由を付す)	上の文献との、当業者にとって自明である組合せ	
「〇」口頭による開示、使用、展示等に言及する文献	よって進歩性がないと考えられるもの	
「P」国際出願日前で、かつ優先権の主張の基礎となる出	顔 「&」同一パテントファミサー文献	
ロ映和本とウフトとロ	国際調査報告の発送日	
国際調査を完了した日 13.04.99	27.04.99	
国際調査機関の名称及びあて先	特許庁審査官(権限のある職員) 5B 946	2
日本国特許庁 (ISA/JP)	中野 裕二	
郵便番号100-8915	電話番号 03-3581-1101 内線 3546	
東京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101 内線 3546	

Γ	 C (続き) <u>.</u>	関連すると認められる文献
1	引用文献の	関連する 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号
	カテゴリー*	71/11/X IIV-11 /X 0 FF - E// IV-0
-	A	JP, 2-306361, A (日本電気株式会社), 19.12 1-9 月 1990(19.12.90) (ファミリーなし)
	A	JP, 5-268593, A (日本電信電話株式会社), 15.1 10-13 0月.1993(15.10.93) (ファミリーなし)
	.•	
,		

世界知的所有権機関 際 事 務





特許協力条約に基づいて公開された国際出願

(51) 国際特許分類6 G06F 9/38, 15/80, H04N 7/36 A1

(11) 国際公開番号

WO00/43868

(43) 国際公開日

2000年7月27日(27.07.00)

(21) 国際出願番号

PCT/JP99/00181

(22) 国際出願日

1999年1月20日(20.01.99)

(71) 出願人 (米国を除くすべての指定国について) 株式会社 日立製作所(HITACHI, LTD.)[JP/JP] 〒101-8010 東京都千代田区神田駿河台四丁目6番地 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出願人 (米国についてのみ)

波多江博(HATAE, Hiroshi)[JP/JP]

渡辺浩巳(WATANABE, Hiromi)[JP/JP]

〒187-8588 東京都小平市上水本町五丁目20番1号

株式会社 日立製作所 システムLSI開発センタ内 Tokyo, (JP)

(74) 代理人

弁理士 高橋明夫(TAKAHASHI, Akio)

〒103-0025 東京都中央区日本橋茅場町二丁目9番8号

友泉茅場町ビル 日東国際特許事務所 Tokyo,(JP)


CN, JP, KR, SG, US, 欧州特許 (AT, BE, CH, (81) 指定国 CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)

添付公開書類

国際調査報告書

DATA PROCESSOR AND DEVICE FOR ARITHMETIC OPERATION (54) Title:

データ処理装置及び演算器 (54)発明の名称



4... SDMD CIRCUIT

A data processing apparatus for effectively and quickly processing a large amount of data by processors, e.g., for detection of motion (57) Abstract vectors in image processing. An SDMD circuit (4) controlled by a CPU (2) is connected with a WORKRAM (12) through a local bus (8) that is wider than the data bus (6) of the CPU (2). An address bus (10) is connected commonly with the SDMD circuit (4), the WORKRAM (12), and the CPU (2). The CPU (2) integrally controls the SDMD circuit (4) and the WORKRAM (12) to perform high-speed data processing.

画像処理における動きベクトル検出の演算処理のように、プロセッサを使用して大量のデータを高速かつ効率的に演算処理するデータ処理装置である。CPU2により制御されるSDMD演算器4とWORKRAM12とをCPU2のデータバス6のバス幅よりも広いバス幅をもつローカルバス8で接続し、アドレスバス10はSDMD演算器4、WORKRAM12及びCPU2に共通に接続し、CPU2によってSDMD演算器4、WORKRAM12を一元的に管理し、高速データ処理を行う。

AE アラブ で公開される区 AE アラブ 音長 国連邦 AG アンティニア AL アルメニア AT オーストラリア AU オーストラリア AU オーストラリア BB バルバイ・シェゴビナ BB バルギー・ファソ BF ブルギー・ファソ BG ブルガアア ドアエスプィラボロ ニジトインラス コジトインラス マインラズ ア ド カザフスタン セントルシア リヒテンシュタイン スリ・ランカ リベリア ロシア スーダン スウェーデン シンガポール スロヴェニア K Z C I K R S T U V SD SE SG リベリア ソトアニア ルトモンア ルトマンプ ラトロッコ モナンドガンフ モナンドガスア マグカル マケリ国 マクリゴル エーゴタニア セネガル スワジランド チャード タジキスタン トルクメニスタン B B R A C C C C GN GR GW HU HU トルコ トリニダッド・トバゴ タンザニア モンゴル モマリクニ リタイコ キザジェン エン・ エン・ ア ハイアインタドッネランル イアイスド・ファインターシンル インインファイン・ファイン・ファイン・ファイン・ファイン・ファイン・ファイン・ド クタン クタン ウズベキスタン ヴェトナム ユーゴースラヴィア 南アフリカ共和国 スイス コートジボアール カメルーン 中国 コスタ・リカ コハーバスコ キエアッツ ドマツー タノンウェー ノールウェー ニュー・ジーランド ポーランド ポルトガル NOZ PT 日本 ロ本 ケニア キルギスタン 北朝鮮 韓国 KE KG KP KR

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

WO 00/43868 PCT/JP99/00181

データ処理装置及び演算器

技術分野

5 本発明はデータ処理装置、更に詳しく言えば、映像信号圧縮、伸長処理で用いる動き検出、動き補償の処理等のように、大量のデータをプロセッサを使用して高速かつ効率的に行うデータ処理装置に関するものである。

10 背景技術

15

20

)

画像や音声の伸張、圧縮処理等では大量のデータに対し、同一の演算処理を繰り返し高速度で行う必要がある。そのため、上記同一の演算処理を行う部分は専用の演算装置を儲け、その演算装置を高速動作させるため、並列に配置された複数のプロセッサエレメント(演算ユニット)を持ち、それらを同一のプログラムによって動作させるSIMD(Single Instruction Multiple Data)演算装置で構成するデータ処理装置が知られている。なお、SIMD演算装置については、文献「インターフェイス」の1998年3月号の111頁から113頁に記載がある。具体的には、米国インテル社のペンティアムのMMXテクノロジが知られている。

SIMD方式の演算装置では、メモリからデータを絶え間なく供給し、 演算器の稼働率を上げることが、パフォーマンスを決める重要な要素と なる。しかし、従来知られているセントラルプロセッサユニット(CP Uと略称)とSIMD方式の演算器を組み合わせたデータ処理装置は、

25 装置構成上、CPUとSIMD演算装置が共通のデータバス及びアドレスバスを介して接続されている。そのため、メモリーからSIMD演算装

置内のレジスタへのデータ転送を行い、次に演算を行い、次にレジスタ 内の演算結果をメモリーに転送して、次のデータ処理が開始できるとい う動作であった。この場合、隣接したプロセッサエレメントで使用した データを使用して、演算効率を上げることができないという問題があっ た。

この問題を解決するため考えられる方式は、システム LSI の考え方に 従ってSIMD演算装置と内蔵メモリとの間をシステムバスと独立の大きなバス幅のローカルバスで接続することが考えられる。しかしこの方式ではSIMD演算装置とメモリのデータ転送性能は向上するが、CP UからSIMD演算装置に受け渡す演算命令を限定しないシステムバスのトラヒックが問題となり、CPUとSIMD演算装置の両方にアドレス発生器を必要とし、CPUはメモリのデータ読み出しとSIMD演算装置のデータ格納との両者を一元的に管理できない。そのため、SIMD演算装置の高速性能を有効に利用することができないという問題がある。

発明の開示

5

本発明の主な目的は、データの高速処理ができるデータ処理装置を実現することである。

20 本発明の他の目的は、中央処理装置によって制御されかつメモリとローカルバスで接続された演算ユニットを持つデータ処理装置において、中央処理装置がメモリのデータ読み出しと演算ユニットのデータ格納との両者を一元的に管理できるデータ処理装置を実現することである。

本発明の更に他の目的は、演算ユニットを構成するプロセッサエレメ 25 ントに対するデータの供給を絶え間なくできるようにして、できるだけ 毎クロック演算が可能になり、データの高速処理ができるデータ処理装

20

25

置を実現することである。

上記目的を達成するため、本発明のデータ処理装置は、CPU装置により制御される演算ユニットと、第一の記憶手段と、上記CPU、演算ユニット及び第一の記憶手段に共通に接続されたアドレスバスと、上記CPUのもつデータバスのバス幅より広いバス幅を持ち上記算ユニットとを結合するローカルデータバスとを設けて構成した。

本発明では、第一の記憶手段と演算ユニットとの間にローカルデータバスを設けることにより、データ転送性能を向上し、CPUから演算ユニットへ制御線を接続することにより、演算ユニットへ供給される演算命令をシステムバスのトラフィックから独立している。更に、アドレスバスは、CPU装置、演算ユニット及び第一の記憶手段に共通に接続されたているため、アドレス発生器は、CPU装置のみに設ければよく、演算ユニットに設ける必要がない。第一の記憶手段も演算ユニットのレジスタと共にCPU装置のアドレス空間にあり、CPU装置は第一の記憶手段のデータ読み出しと、演算ユニットのレジスタのデータ格納との両者のアドレス指定を一元的に管理できる。

本発明の好ましい実施形態によれば、上記演算ユニットは複数のプロセッサエレメントを持つSIMD制御型の演算器で構成され、上記各プロセッサエレメントは第一の入力端子と第二の入力端子と出力端子を持ち、

全てのプロセッサエレメントの第一の入力端子のビット幅を合計したビット幅の第一のレジスタと、全てのプロセッサエレメントの第二の入力端子のビット幅を合計したビット幅の第二のレジスタと、プロセッサエレメントの第二の入力端子のビット幅以上のビット幅を持ち第二のレジスタに第二の入力端子のビット幅単位でデータのシフトができるように構成された第三のレジスタをもつ構成とする。

本発明のデータ処理装置は特に以下の実施形態で説明するように、画

像の符号化処理に置ける動き検出処理などに有効であるが、高速の演算 処理をCPUの処理と平行して行う必要がある処理装置に適用できる。

図面の簡単な説明

第1図は本発明によるデータ処理装置の第1実施例の構成を示すブロッ

5 ク図

- 第2図は第1図のSIMD型演算器4の内部構成を示す回路図
- 第3図は第1図のCPU2の内部構成図
- 第4図は第2図のプロセッサエレメント38の内部構成図
- 第5図は第2図のSIMD型演算器4の動作説明図
- 10 第6図は第2図のSIMD型演算器4の動作説明図
 - 第7図は第1実施形態で用いる参照画像データの説明図
 - 第8図は第1実施形態で用いる符号化画像データの説明図
 - 第9図は第1図のDRAM16上のアドレスマップ
 - 第10図は第1図のワークRAM12上のアドレスマップ
- 15 第11図は第1実施形態の動作フローチャート
 - 第12図は第1実施形態のSIMD型演算器4のレジスタのデータ転送の様子を説明する図
 - 第13図は第1実施形態におけるベクトル(0,0)の演算範囲の説明図
- 20 第14図は第1実施形態におけるベクトル (1, 0) の演算範囲の説明 図
 - 第15図は本発明によるデータ処理装置の第2実施形態の構成を示すブロック図
 - 第16図は第2実施形態のCPUの内部構成図
- 25 第17図は第2実施形態の動作フローチャート
 - 第18図は本発明によるデータ処理装置の第3実施形態の構成を示すブ

ロック図

第19図は本発明によるデータ処理装置の第4実施形態の構成を示すブロック図

第20図は第4実施形態におけるVPU160の内部構成図

5

15

発明を実施するための最良の形態

<実形態1>

第1図は本発明によるデータ処理装置の第1の実施形態の構成を示す ブロック図である。本実施形態のデータ処理装置は、画像符号化処理に おいて、ブロックマッチング法による動き検出の処理を演算ユニットで 行うものである。先に装置の構成を説明し、後で動き検出の処理の動作 を説明する。

図示のように本データ処理装置は、中央処理装置(以下CPUと略称) 2により制御線3及び5を介して直接制御されるSIMD演算器で構成された演算ユニット4と、記憶手段であるワークRAM12と、CPU 2、演算ユニット4及びワークRAM12に共通に接続されたアドレスバス10と、CPU2のもつデータバス6のバス幅より広いバス幅を持ち演算ユニット4とワークRAM12を結合するローカルデータバス8とをもつ。

CPU2は、命令をデコードし全体を制御する。本実形態では、RI SC型マイクロプロセッサを用いている。20はCPU装置2のプログラムなどを格納するROM、18はCPU装置2のデータあるいはプログラムなどを格納するRAMである。12はSIMD型演算器4の演算データを一時的に保持するためのワークRAM、16は画像データが格25 納されるDRAM、14はDRAM16とワークRAM12とのDRAMインターフェイス回路、22はDRAM16とワークRAM12との DMA (Direct Memory Access) 転送を制御するDMA回路である。

本実施例は、3種のバスを有し、CPU2のデータバス6のバス幅は32ビット、アドレスバス10のバス幅は32ビット、データバス8及び24のバス幅は144ビットである。図中バス線に斜線とを付し数はバス幅(ビット数)を示す。

以下各部の構成動作を詳しく説明する。

第2図は、第1図のSIMD型演算器4の内部構成を示す回路図である。演算ユニット4は16個の並列に配置されたプロセッサエレメント38、40…42、44を持つSIMD制御型の演算器で構成され、各プロセッサエレメントは、セレクタ32を介してレジスタ30に接続された第一の入力端子とレジスタ34に接続された第二の入力端子とデータバス6及び8に接続された出力端子を持つ。レジスタ30は全てのプロセッサエレメント38、40…42、44の第一入力端子のビット幅を合計したビット幅を持つ。レジスタ34は全てのプロセッサエレメントの第二入力端子のビット幅と合計したビット幅を持つ。更にプロセッサエレメントの第二入力端子のビット幅以上のビット幅を持ち、レジスタ34に第二の入力端子のビット幅単位でデータのシフトができる第三のレジスタ36をもつ。

各プロセッサエレメント38、40…42、44は、制御線3と5を20 介してCPU2によって制御される。レジスタ30からプロセッサエレメント38,40…42、44へのデータ供給は、セレクタ32により変えることができる。また、レジスタ30、34及び36は、それそれアドレスバス10によって制御される書き込み回路50、46及び48からローカルバス8を介してデータが書き込まれる。

25 第3図は、第1図のRISC型マイクロプロセッサ2の構成を示すブロック図である。この構成は、従来知られているマイクロプロセッサの

)

25

構成と全く同様で、命令フェッチ回路60からフェッチした命令を線路72を介して入力しデコードする命令デコード回路58、命令デコード回路58からの命令68を実行する演算回路64、プログラムカウンタ54、汎用レジスタ56から構成されている。

5 更に命令デコード回路 5 8 では、例えば、S I M D 型演算器 4 に対する演算命令の場合は信号線 3 を、S I M D 型演算器 4 に対する結果の読み出し命令の場合は信号線 5 をアクティブにする。 6 6 、 6 8 、 6 2 、 73 及び 7 4 は命令及びデータ伝送線である。

第4図は、上記プロセッサエレメントの構成を示すブロック図である。
10 SIMD型演算器4の16個のプロセッサエレメント38、40、…4
2、44の構成は全て同じである。ここでは、代表してプロセッサエレメント38を例に説明する。プロセッサエレメント38は、演算回路8
0、81の演算結果を保持するためのレジスタ82、ローカルデータバス8又はデータバス6への読み出しを制御するための読み出し制御回路
15 84から構成されている。演算回路80には、レジスタ30の144ビットのビット幅の一部の9ビットがバス37を介して、また、レジスタ34の144ビットのビット幅の一部の9ビットがバス35を介して入力される。入力された2つのデータは、演算回路80で演算(減算)され、演算回路80の出力は演算回路81でレジスタ82の値と加算される。演算回路81の演算結果はレジスタ82に格納される。

第5図及び第6図は、セレクタ32の接続形態を説明する図である。 第1の接続形態では、第5図で示されるように、レジスタ30の144 ビットの最上位ビットから9ビットa0が各プロセッサエレメント38、 40…44,42に共通に供給される。また、第2の接続形態では、第 6図に示されるように、レジスタ30の全内容144ビットが、上位か ら9ビットづつのa0、a2、…a14、a15がそれぞれプロセッサ

PCT/JP99/00181 WO 00/43868

エレメント38、40…44、42に供給される。従って、図に示され るa0の9ビットのデータは0番のプロセッサエレメント38に、a1 の9ビットのデータは1番のプロセッサエレメント40に、という様に データが分配供給される。

次に、上記データ処理装置を使用してMPEG2の規格による画像信 5 号の符号化処理の中で行われる画像の動き検出を行う場合を説明する。

規格MPEG2による画像の動き検出は、水平16画素、垂直16画 素のマクロブロック単位で、符号化されるマクロブロックが、比較対照 となる参照画面に対し、探索範囲の中で一番似ているマクロブロックの 場所を求め、その2つのマクロブロック間の画像フレームにおける距離 を求める処理を行う。通常、動き検出は、ブロックマッチング法で行わ れる。ブロックマッチング法とは、符号化される画像の画素と対応する 参照画像の画素の差分絶対値をマクロブロック内の全ての画素に対し累 積加算を行って、累積加算値の最も値の小さいマクロブロックの場所を 15 見つける処理を行う。

10

20

25

第7図及び第8図は、それぞれ上記画像を符号化する際の参照画像デ ータ及び符号化画像のマクロブロックである符号化画像の画素を示す。 ここでは、参照画像データは水平方向352画素、垂直方向240画素 を想定している。図中丸で囲む記号 ral、ra2…rbl…rpl7…等は画素を 識別する記号である。また、マクロブロックは、水平方向16画素、垂 直方向16画素で、図中丸で囲む記号tal、ta2…tpl6等は画素を識別す る記号である。

第9図は、第1図のDRAM16に格納されているデータの様子を示 す。図中の記号ral, ra2, …tal…tb8…等は、第7図、第 8図に示した記号に対応した画素を表す。アドレス A000 からが参照画像 データの領域に割り当てられており、DRAM16のビット幅である

10

25

)

3 2 ビットで水平方向の4 画素が格納されている。アドレス B000 からがマクロブロック即ち符号化画像データの領域に割り当てられている。

第10図は、ワークRAM12に格納された符号化画像データと参照画像データを示す。ここでは、アドレス C000 からが参照画像データの領域に割り当てられている。各画素のデータは 9 ビットのデータとなり、アドレス C000 からの144 ビットには、画素 ral から画素 ral6 までの水平16画素のデータが格納される。また、アドレス D000 からが符号化画像データの領域に割り当てられている。参照画像データの場合と同様に、アドレス D000 の144 ビットに画素 tal から画素 tal6 までの水平16画素が格納される。

第11図は、上記データ処理装置における動き検出の処理フローチャートである。

まず、DRAM16のデータ (第9図) をDRAM12の時、4を介して、DークAM12に転送する (ステップ90)。この時、

15 1 画素あたり8ビットのデータに符号ビットを付加して、1 画素あたり 9ビットのデータとする符号拡張を行う。DRAM16上で4ロングワードのデータを並べて144ビットのデータを作り出す。このような転送を繰り返して、バス24を介してワークRAM12にデータを格納する。

20 次に、ローカルデータバス8を介してワークRAM12からSIMD 演算器4のレジスタ34に参照画像データを転送する(ステップ92)。

第12図はステップ92の詳細な動作を説明するための図で、16個のプロセッサエレメント38,40、…42、44と、144ビットのレジスタA30、レジスタB34、レジスタC36の信号の流れを時間との関係で示している。すなわち、縦方向に示す時刻tとその時のレジスタ30、34、36の内容の変化も示している。

15

前述のように、レジスタA30は、符号化すべき画像の複数の画素データが格納され、一連のビット列の上位9ビットが全てのプロセッサエレメント38、40…42、44に共通に供給され、レジスタB34には参照画像の複数の画素データ画格納され、上位9ビットがプロセッサエレメン38に、次の9ビットがプロセッサエレメント40とゆうように、9ビット毎に別のプロセッサエレメンに供給され。レジスタC36は、レジスタB34にデータをシフトして供給する。9ビットのシフト命令の場合、レジスタB34の下位9ビットにレジスタC36の上位9ビットが供給される。

10 ここで、時刻 t = 0 (ステップ 9 2) では、レジス 9 B 3 4 の参照画像データの画素 ral から画素 ral6 までが、1 4 4 ビットの幅で一度に転送されていることが分かる。

時刻 t=1 (ステップ 9 4) では、ワークRAM 1 2 からレジスタ C 3 6 にデータを転送する。この結果、新たに参照画像データの画素 ra17 から画素 ra32 までが、1 4 4 ビットの幅でレジスタ C 3 6 に一度に転送される。その結果、水平 3 2 画素の 1 ラインの参照画像データがレジスタ C 3 6 に回って格納される。

時刻t=2(ステップ96)では、ワークRAM12からレジスタA30に符号化画像データのマクロブロック画素talから画素tal6までの144ビットの幅のデータを一度に転送する。ここで、レジスタ30、34、36演算に必要な全てのデータが格納される。

時刻 t = 3 (ステップ98)では、プロセッサエレメント38、40 …42、44による同時並列演算とレジスタ34とレジスタ36の9ビットのシフトを行う。その結果、プロセッサエレメント38は、参照画 8 で一夕 ral と符号化画像データ tal との差分絶対値を求める演算を行う。そして、結果を第4図で示したプロセッサエレメント内部のレジス

20

タ82に格納する。また、プロセッサエレメント40では、同様に、参照画像データ ra2 と符号化画像データ tal との差分絶対値を求める演算を行い、プロセッサエレメント40内部のレジスタ82に結果を格納する。他のプロセッサエレメント42、44等も同様である。

5 時刻 t = 4 (ステップ100)では、再度、複数のプロセッサエレメントの並列演算とレジスタ34とレジスタ36の9ビットのシフトを行う。その結果、プロセッサエレメント38では、参照画像データra2と符号化画像データta2との差分絶対値を求める演算を行う。そして、レジスタ82のデータと加算して、レジスタ82に書き込む。また、プロセッサエレメント40では、同様にして、参照画像データra3と符号化画像データta1との差分絶対値を求める演算を行い、プロセッサエレメント内部のレジスタ82の値と加算する。

上述の動作を繰り返し、16回目の演算とレジスタ34とレジスタ36の9ビットのシフトを行った時(ステップ<math>102)の、レジスタの状態は、第12図の時刻 t=18 で示される。ブロックマッチングを行う範囲が水平16 画素の場合は、この時点で1 水平ラインの演算が終了する。

ここで、1 ライン下のデータを演算するために、ワークRAM12から3つレジスタ30、34、36へのデータ転送を行う。まず、時刻t=19(ステップ104)では、ワークRAM12からレジスタBにデータを転送する。

時刻 t=20(ステップ106)では、ワークRAM12からレジスタ36にデータを転送する。この結果、第12図の時刻 t=20の状態なり、先に演算したライン下の1ラインの参照画像のデータ、画素 rbl からrb32 がレジスタ34とレジスタ36にまたがって格納される。

25 時刻 t = 21 (ステップ108) では、ワークRAM12からレジス 9Aにデータを転送する。この結果、先に演算した下の1ラインの符号

化画像の画素 tal から tal6 までがレジスタAに格納され、3つのレジスタ30、34、36の全てにデータが格納される。そして、前述と同様にして、演算を行う。さらに、この動作を16ライン分、繰り返す。

その結果、プロセッサエレメント38の内部レジスタ82には、全ての画素に対する差分絶対値の累積加算値が格納さる。この値は、第13 図におけるベクトル(0,0)のブロックマッチング演算の結果即ちベクトル(0,0)に対応する近似度を表す。

一方、プロセッサエレメント40の内部レジスタ82には、第14図におけるベクトル(1,0)のブロックマッチング演算の結果が格納され、同様にして16個のプロセッサエレメント38…44で同時に16個の動きベクトルのブロックマッチング演算の結果を得ることができる。

本実形態では、ワークRAM12からSIMD演算器4に、データ処理装置のシステムデータ8を介することなく、多量のデータが一度に転送できると共に、SIMD演算器4にアドレス発生器を設けることなく、CPU4のアドレス管理によってワークRAM12とSIMD演算器4との間のデータ転送が一元的に管理できる。従って、画像処理の動き検出をブロックマッチング法によって行うような、1つの命令によって同種の多数の演算を必要とするデータ処理に有効である。

<実施形態2>

5

10

15

20 第15図は本発明によるデータ処理装置の第2の実施形態の構成を示すブロック図である。本実施形態は第1図のデータ処理装置に第二のSIMD演算器130が追加されている。これに伴い、CPU131からの制御線134と132が追加されている。ここで、第二のSIMD演算器130の内部構成は、第2図で示したものと同じで、同一対応構成25 要素については同じ番号を付して説明を省く。また他の構成要素で第1図に示したものと実質的に同じ部分に関しては、同じ番号を付して説明

を省く。

第16図は、第2の実施形態(第15図)におけるCPU131の構成を示すブロック図である。CPU131の構成は、第3図で示した実施形態1におけるCPU2に、命令デコード回路133から出る制御線132及び134が付加された点を除いては、CPU2に実質的に同じである。制御線132及び134は、第二のSIMD演算器130を制御するためのものである。

第17図は、実施形態2のデータ処理装置の動作を説明する処理フローチャートを示す。実施形態2において、SIMD演算器4の3つのレジスタにデータを格納する動作、つまり、DRAM16らワークRAM12にデータ転送する動作(ステップ90)から、ワークRAM12からレジスタAに符号化画像データを転送する動作(ステップ96)までは、第11図に示した同じステップ番号を付した部分と同じである。

ステップ96の次に、本実施形態の場合、SIMD演算器130のレジスタにデータを格納する。最初に、ワークRAM12からレジスタBに参照画像データを転送する(ステップ140)。次に、ワークRAM 12からレジスタCに参照画像データを転送する(ステップ142)。 最後に、ワークRAM12からレジスタAに符号化画像データを転送する(ステップ144)。そして、実施例1の場合と同様に、プロセッサ エレメント(PE)による演算を行う。その結果、同時に32個のプロセッサエレメントを用いて、異なるベクトルのブロックマッチングを行うことができ、より高速の処理ができる。

<実施形態3>

第18図は本発明によるデータ処理装置の第3の実施形態の構成を示 25 すブロック図である。本実施形態では、2つのワークRAM144及び 146を持ち、DRAM16側とSIMD演算器4側とを切り替えて使 用する。

ワークRAM144にデータが格納され、このデータを用いてSIM D演算器4が信号処理を行っているとき、ワークRAM144は、セレ クタ142と152によってSIMD演算器4側に接続されている。-方、ワークRAM146は、セレクタ148と150によってDMAC 5 122側に接続されている。そして、ワークRAM146には、DMA C122がDRAM16から、SIMD演算器4が次に使用する画像デ ータを転送している。ここで、SIMD演算器4が、ワークRAM14 4内の信号処理を終了すると、ワークRAM144とワークRAM14 6を切り替える。つまり、ワークRAM144をDMAC122側に接 10 続し、ワークRAM146をSIMD演算器4側に接続する。この構成 によって、ワークRAM146には、既に使うデータがDRAM16か ら転送されているため、SIMD演算器4は、すぐに演算動作を開始す ることができる。従って、演算効率を高めることができる。

15 <実施形態4>

20

第19図は、本発明によるデータ処理装置の第4の実施形態を示す図 である。本実施形態は、発明のデータ処理装置を画像信号圧縮 LSI の中 に構成したものである。

マイクロプロセッサユニット166のバス184に、各構成要素ブロ ックが接続されている。構成要素ブロックは、外部のモデムとのインタ フェイス機能を持つ通信インターフェイス168、外部のオーディオ信 号と入出力機能を有するオーディオインターフェイス170、外部のビ デオ信号との入出力機能を有するビデオインターフェイスブロック17 2、可変長符号の符号化と復号化を担当する可変長符号化復号化プロッ ク164、量子化、逆量子化、DCT、逆 DCT 処理を担当する Q-DCT/IQ-IDCT 25 ブロック162、DRAM176の制御を担当するDRAM制御ブロッ

)

25

ク174、動き検出ブロック160を含む。動き検出ブロック160は 第1の実施形態で説明したものと同じである。

本実施形態では、第1図に示した装置と比較して、DRAMインターフェイス14とDRAM16に対応するDRAM176がLSIの外に出ている点、また、MPU166が動き検出ブロック160を制御するためのコントロールレジスタ185を持っているところが異なっている。このコントロールレジスタ185により、動き検出ブロック160のCPU180の制御が行われる。

本構成による画像圧縮時の動作を説明する。ビデオインターフェイス ブロック172により入力された符号化画像データは、一度、DRAM 10 176に格納される。そして、マクロブロック単位で動き検出ブロック 160のワークRAMに読み込まれる。この時、対応する探索範囲の参 照画像データも同時に、動き検出ブロック160のワークRAMに読み 込まれる。第1の実施形態で説明したように、各動きベクトルの差分絶 15 対値演算の累積加算を行う。全ベクトルの演算を終了した後、最も差分 絶対値演算値の小さいベクトルをこのマクロブロックに対する動きベク トルとする。そして、この時の符号化画像と参照画像の対応する各画素 の差分値をとり、その結果を Q-DCT/IQ-IDCT ブロック 1 6 4 に送る。Q-DCT/IQ-IDCT ブロック164では、動き検出ブロック160から送られ てきた結果に対し、DCT処理と量子化処理を行い、可変長符号化復号 20 化ブロック164に送る。ここでは、可変長符号化処理を行い、画像デ ータの圧縮処理が完了する。

上述のように、本発明を画像信号圧縮 LSI に適用することにより、プログラマビリティの高く、高性能な画像信号圧縮 LSI を構成することができる。

産業上の利用可能性

PCT/JP99/00181

16

上述の実施形態で説明したように、本発明は、SIMD型演算器を構成するプロセッサエレメントに対するデータの供給を絶え間なくできるようになり、特に、画像信号を圧縮、伸長する多大の演算処理を繰り返り行う信号処理における演算効率を上げることができる。

5

PCT/JP99/00181

5

20

請求の範囲

- 1. CPUにより制御される第一の演算ユニットと、第一の記憶手段と、 上記CPUのデータバス幅よりも広いバス幅をち、第一の演算ユニット と第一の記憶手段と接続するローカルデータバスと、上記CPU、第一 の演算ユニット及び上記第一の記憶手段に共通に接続されたアドレスバスを持つデータ処理装置。
- 2. 上記第一の演算ユニットがSIDM型の演算器である第1項記載の データ処理装置。
- 3. 上記第一の演算ユニットが複数個並列に配置された第1項記載のデ10 ータ処理装置。
 - 4. 上記第一の記憶手段が第1メモリと、第2メモリと、上記アドレスバス及び上記データバスに接続されかつ第1メモリと第2メモリ間のデータの転送を制御するDMA回路を持つ第1項記載のデータ処理装置。
- 5. 上記第一の記憶手段が上記第2メモリから上記第1メモリにDMA 15 回路で転送する際に符号拡張を行う手段を持つ第4項記載のデータ処理 装置。
 - 6. 上記第1メモリが第1及び第2ワークメモリを持ち、上記第1の記憶手段が更に上記第1及び第2のワークメモリと上記第1の演算ユニットの接続及び上記第2メモリとの接続を交互に切り替える手段を持つ第4項記載のデータ処理装置。
 - 7. 上記第一の演算ユニットは、上記CPUからの単一命令で複数のデータを並列に演算処理するSIMD制御型の演算器であることを特徴とする請求項第1項に記載のデータ処理装置。
- 8.上記第一の演算ユニットは第一の入力端子、第二の入力端子及び第一 25 の出力端子をもち、上記CPUからの制御信号によって動作する複数の プロセッサエレメントと、上記複数のプロセッサエレメントの全ての第

一の入力端子のビット幅を合計したビット幅の第一のレジスタと、上記 複数のプロセッサエレメントの全ての第二の入力端子のビット幅を合計 したビット幅を持ち全てのビット幅を重なりがないように全てのプロセ ッサエレメント第二の入力端子に加える第二のレジスタと、上記プロセ ッサエレメントの第二の入力端子のビット幅以上のビット幅を持ち第二 5 のレジスタに第二の入力端子のビット幅単位でデータのシフトができる 第三のレジスタと、上記第一のレジスタのデータを選択して最上位ビッ トから上記プロセッサエレメントの第一の入力端子のビット幅を全ての 上記各プロセッサエレメントの第一の入力端子に共通に供給するセレク タと、上記アドレスバスによって制御され、上記ローカルバスを介して 10 それぞれ上記第一、第二及び第三レジスタにデータを書き込む書き込み 制御回路と、上記出力端子のデータを上記ローカルデータバスに出力す る回路持つSIMD制御型の演算器で構成された請求項第1ないし第7 のいずれかに記載されたデータ処理装置。

9. 上記プロセッサエレメントは、上記第一及び第二の入力端子のデータの減算値を一定の範囲に亘り積算し出力する演算回路であり、上記第一のレジスタに符号化すべき画像の複数の画素でデータが格納され、上記第二のレジスタに参照すべき参照画像の複数の画素のデータが格納され、上記複数のプロセッサエレメントの出力を画像の複数の動きベクトルに対応する近似度として取り出す請求項第8に記載の画像処理用データ処理装置。

10. 第一の入力端子、第二の入力端子及び第一の出力端子を持つ複数のプロセッサエレメントと、上記複数のプロセッサエレメントの全ての第一の入力端子のビット幅を合計したビット幅を持つの第一のレジスタと、上記複数のプロセッサエレメントの全ての第二の入力端子のビット幅を合計したビット幅を持つ第二のレジスタと、上記プロセッサエレメ

ントの第二の入力端子のビット幅以上のビット幅を持ち第二のレジスタに第二の入力端子のビット幅単位でデータのシフトができる第三のレジスタを持つSIMD制御型の演算器。

11. 上記第一のレジスタは、最上位ビットから上記プロセッサエレメントの第一の入力端子のビット幅を全ての上記プロセッサエレメントに共通に供給する接続回路と、全てのビット幅を重なりがないように全てのプロセッサエレメントに供給する接続回路をもつ請求項10に記載のSIMD制御型の演算器。


12. 上記第一のレジスタを最上位ビットから上記プロセッサエレメントの第一の入力端子のビット幅をすべての上記プロセッサエレメントに供給するセレクタを持ち、毎クロックごとに上記プロセッサエレメントにおいては演算処理を、また、上記第一のレジスタでは上記プロセッサエレメントの第一の入力端子のビット幅単位でのデータシフト処理を、上記第二のレジスタと第三のレジスタでは上記プロセッサエレメントの第二の入力端子のビット幅単位でのデータシフト処理を行う手段を持つ諸求項10に記載のSIMD制御型の演算器。

13. 上記第一のレジスタには第1の画像の複数の画素データをが格納され、上記第二のレジスタと第三のレジスタには第2の画像の複数の画素データをが格納され、上記プロセッサエレメントは上記第一の入力端子と第二の入力端子から加えられるデータの差分を累積する演算回路で構成され、上記複数のプロセッサエレメントのそれぞれから上記第1及び第2の画像間の複数の動きベクトルに対応うる近似度を出力する手段とを持つ画像処理用に用いる請求項11又は12に記載のSIMD制御型の演算器。


20

)

第1図




第2図




3/16


第3図




第4図



第5図




第6図




Ì

6/16

第7図



第8図



第9図


		32	bit	
アドレス	8bit			
A000	ra1		ra3	ra4
A003	ra5	ra6	ra7	ra8
•			•	
		rb2	rb3	rb4
	rb5	rb6	: rb7	rb8
			•	
B000	ta1	ta2	ta3	ta4
B003	ta5	ta6	ta7	ta8
•			•	
	tb1	tb2	tb3	tb4
	tb5	tb6	tb7	tb8
			•	

第10図


	144bit
アドレス	9bit 9bit
C000 C010	ra1 ra2 ra3 ra4 ra13 ra14 ra15 ra16 ra17 ra18 ra19 ra20 ra29 ra30 ra31 ra32
:	ra17; ra18; ra19; ra20 ra29; ra30; ra31; ra32
	rb1 rb2 rb3 rb4 rb13 rb14 rb15 rb16
	rb17: rb18: rb19: rb20
D000 D010	ta1 ta2 ta3 ta4 ta13 ta14 ta15 ta16
5010	tb1 : tb2 : tb3 : tb4
·	to1 to2 to3 to4 to13 to14 to15 to16
	to1 to2 to3 to4 tp1 tp2 tp3 tp4 •• to13 to14 to15 to16 tp13 tp14 tp15 tp16
	•
•	

8/16


第11図




第12図




第13図




第14図




第15図




第16図




第17図



第18図




第19図



١

第20図



国際調査報告

国際出願番号 PCT/JP99/00181

			
Int. C	属する分野の分類 (国際特許分類 (IPC)) l。 G06F 9/38		
	l° G06F15/80 l° H04N 7/36		
B. 調査を			
調査を行った	最小限資料(国際特許分類(IPC))		· · · · · · · · · · · · · · · · · · ·
Int. C	1° G06F 9/38		
Int. C	l G06F15/80 l H04N 7/36		•
	1 1104N 7/30		
	外の資料で調査を行った分野に含まれるもの	·	
日本国実用		·	
日本国公開	実用新案公報		
	1004 1005		
国際調本で使用	用した電子データベース (データベースの名称	원미국선 (구 /선 ID) 및 ID 소프스	
四水阙直(文)	可した電子グークペース (グータペースの名称	、調査に使用した用語)	
	·		
	ると認められる文献		
引用文献の			関連する
カテゴリー*	377777777日 700 日本の国の方の人は一人の		請求の範囲の番号
X Y	JP, 7-200324, A (イン	ターナショナル・ビジネス・マ	1
1	シーンズ・コーポレイション), 4 8.95), 第5欄第1行目~第1	, 8月, 1995 (04, 0 0爛第38~月五八回18.11	2,7
	S, 5506957, A		
^	ID 0 00047 4 ())	the to A I I I	
Α	JP, 9-69047, A (ソニー 97 (11.03.97) &EP,	株式会在),11.3月.19 762272 A	1 - 9
	31 (11. 03. 37) &E1,	102212, A	
A	JP, 6-324868, A (日立)	超エル・エス・アイ・エンジニ	1 - 9
	アリング株式会社), 25.11月. 4) (ファミリーなし)	1994 (25. 11. 9	
	4) (2) (3) -(3)		
Ⅺ C欄の続き	たも文献が列挙されている。	. パテントファミリーに関する別	紙を参照。
********************************	フカデブリー		
	iのある文献ではなく、一般的技術水準を示す	の日の後に公表された文献 「T」国際出願日又は優先日後に公表さ	おた文献であって
もの		て出願と矛盾するものではなく、	
	日前の出願または特許であるが、国際出願日	論の理解のために引用するもの	
以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行		「X」特に関連のある文献であって、当	
日若しくは他の特別な理由を確立するために引用する		の新規性又は進歩性がないと考え 「Y」特に関連のある文献であって、当	
文献(玛	胆由を付す) · · · · · · · · · · · · · · · · · · ·	上の文献との、当業者にとって自	明である組合せに
「D」口頭によ	る開示、使用、展示等に言及する文献	よって進歩性がないと考えられる	
「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献			į
国際調査を完了した日		国際調査報告の発送日	
13.04.99		27.04.	9 9
国際調査機関の名称及びあて先			
日本国特許庁(ISA/JP)		特許庁審査官(権限のある職員) 中野 裕二	5B 9462
郵便番号100-8915			
東京都	3千代田区霞が関三丁目4番3号	電話番号 03-3581-1101	内線 3546

-	170 Y	ज्ञान	杏	#:17	~
1353	Unit	#101	乍	¥40	=

国際出願番号 PCT/JP99/00181

C (続き).	関連すると認められる文献	·
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP, 2-306361, A (日本電気株式会社), 19.12 月.1990(19.12.90) (ファミリーなし)	1-9
A	JP, 5-268593, A (日本電信電話株式会社), 15.1 0月.1993(15.10.93) (ファミリーなし)	10-13
		-
	·	
	,	

The state of the s
PCT/JP99/00181
Patent 🖳 Trademark 🗖 520.40265x00
Serial No. 09/88979 Filed July 20, 2001
Applicant(s) HATAE, et al
Papers filed herewith on July 20, 2001
DIXFees \$ 1474.00 DIXAssignment
New Application w/dec. Letter to Drafts pan
Amendment Priority Documents
Notice of Appeal Petition for Ext. of Time mark of
Appeal Brief XX 16 Sheets of Formal Drawings Shee
Declaration (20 claims), Abstract (29 pages),
Declaration(/pages),
Declaration(4pages), Credit Card Form, Change of Corr. Form
COMMISSIONER OF PATENTS AND TRADEMARKS
712 JUL 2001,

09/889798JC17 Rec'd PCT/PTO 2 0 JUL 2001

For: Our New U.S. Patent Application. Our Ref: NT0371US


PARALLEL PROCESSING DEVICE FOR (H. HATAE; et al) IMAGE DATA WITH SIMP ALU

LIST OF THE PRIOR ART REFERENCES CITED IN THE SPECIFICATION.


"Interface", March Issue, 1998, pp. 111 to113. (Cited on page 5, lines 12-13 in our specification).

Pentium II を支える最新プロセッサ技術


〔図21〕Pentium II の分岐予測フロー




[図23] SIMD演算機構



(a) 従来の (SISD) 演算機構



〔図22〕リターンスタックバッファ



ァにそれぞれ2ビットの分岐情報をもっています. この2ビット 情報によって図19(b)に示すような予測を行い、結果にしたが って状態遷移をします.この機構により予測的中率は85%であ るとされています.

しかし、こうした状態遷移に基づく分岐予測では、分岐/非分 岐を繰り返すようなパターンをもった分岐命令の予測を行うこ とはできませんでした。また分岐予測の結果によりプリフェッチ バッファに命令を取り込むだけで,投機実行は行われませんで した.

Pentium Proではこの分岐予測がさらに強化され、図20に示 すYehのアルゴリズム (Yeh's algorithm)と呼ばれる分岐予測ァ ルゴリズムが採用されました.

このアルゴリズムでは分岐ターゲットバッファに、各命令に関 する4ビットの分岐履歴情報と、それに対応する分岐予測情報を 保持しています、そしてそれらの情報をもとに分岐パターンに基 づく分岐予測が可能となりました.

この予測機構により、Pentiumでは予測ができなかったパター ン予測が可能になり、また予測的中率も90~95%と非常に高い 値を達成しています.

また、Pentium Proでは動的分岐予測ができなかったときの補 償として、図21のフローチャートに示されるような静的分岐予 測を行います.

またPentium ProおよびMMX Pentiumでは図22に示すよう にサブルーチンからの戻り先を正しく予測するためのリターンス タックバッファ (return stack buffer) を備えています.

この機構はRET命令の履歴をとり、先の分岐命令と同様に戻 り先を予測して投機実行するためのものです。この機構により、 関数呼び出しなどが頻繁に実行される場合でも性能が低下する ことを防ぐことができます.

SIMD型演

5.1 インテルの MMX テクノロジと他の RISC ブ ロセッサ

intelは画像・音声情報処理を効率化するために、MMXテクノ ロジと呼ばれる SIMD 型演算機構をIA アーキテクチャに新たに 追加しました。MMXテクノロジアーキテクチャは、表1に示す ように57種類のSIMD型演算命令を備えています.

その詳細は、本誌97年9月号および98年1月号に解説がある ので、そちらも参考にされるとよいでしょう、実際の製品では MMX PentiumおよびPentium II においてMMXテクノロジが 搭載されました.

またIAプロセッサ以外でも、表2に示されるように他のRISC プロセッサもこうしたSIMD型の演算機構を搭載しています(ま たはする予定).

〔表1〕MMXテクノロジ命令一覧


カテゴリ	ニモニック	データ型	オペランド	動作
データ転送	MOVD	32ピット	mm,r32/m32	汎用レジスタまたはメモリ上の32ビット長データを零拡張して格納する
			r32/m32.mm	下位32ビット長データを汎用レジスタまたはメモリ上へ格納する
	MOVQ	64ピット	mm, mm/m64	MMXレジスタまたはメモリ上の64ピット長データを格納する
			mm/m64, mm	64ピット長データをMMXレジスタまたはメモリ上へ格納する
算術演算	PADD	B, W, D	mm.mm/m64	整数要素同士のラップアラウンド加算をする
	PADDS	B,W	mm, mm/m64	符号付き整数要素同士の飽和加算をする
	PADDUS	B.W	mm, mm/m64	符号なし整数要素同士の飽和加算をする
	PSUB	B, W, D	mm, mm/m64	整数要素同士のラップアラウンド減算をする
	PSUBS	B.W	mm, mm/m64	符号付き整数要素同士の飽和減算をする
	PSUBUS	B.W	mm, mm/m64	符号なし整数要素同士の飽和減算をする
	PMULL	w	mm, mm/m64	符号付き整数要素同士を乗算し、結果の各下位部分を格納する
\	PMULH	w	mm, mm/m64	符号付き整数要素同士を乗算し、結果の各上位部分を格納する
	PMADD	WD	mm, mm/m64	符号付き整数要素同士を上位、下位それぞれ積和演算する
比较演算	PCMPEQ	B, W, D	mm. mm/m64	整数要素同士の等価比較をし、比較結果を格納する
	PCMPGT	B.W.D	mm, mm/m64	符号付き整数要素同士の大小比較をし、比較結果を格納する
論理演算	PAND	64ピット	mm, mm/m64	64ピット長データ同士の論理積をとる
	PANDN	64ピット	mm, mm/m64	64ビット長データ同士で、格納先を論理否定した上での論理様をとる
	POR	64ピット	mm, mm/m64	64ピット長データ同士の論理和をとる
	PXOR	64ピット	mm, mm/m64	64ピット長データ同士の排他的論理和をとる
シフト演算	PSLL	W,D,Q	mm, mm/m64	各フィールドを第2オペランドの値だけ左に論理シフトする
			mm. imm8	
	PSRL	W,D,Q	mm, mm/m64 [各フィールドを第2オペランドの値だけ右に論理シフトする
			mm, imm8	
	PSRA	W,D	mm, mm/m64	各フィールドを第2オペランドの値だけ右に算術シフトする
			mm, imm8	
データ変換	PACKSS	WB, DW	mm, mm/m64	符号付き整数要素をパックし、飽和させた結果を格納する
	PACKUS	WB	mm, mm/m64 j	符号なし整数要素をパックし、飽和させた結果を格納する
	PUNPCKL	BW. WD. DQ	mm, mm/m64	下位32ビット長部分を要素単位でインターリープして格納する
	PUNPCKH	BW, WD, DQ	mm, mm/m64	上位32ビット長部分を要素単位でインターリープして格納する
状態制御	EMMS			MMXテクノロジ状態をクリアする

〔表2〕各社のMMXテクノロジと呼ばれるSIMD型演算機構


メーカー	SIMDテクノロジの呼称
intel	MMX (Multi Media Extensions)
Digital Equipment Corp	MVI (Motion Video Instructions)
Sun Microsystems	VIS (Visual Instruction Set)
MIPS Technologies	MDMX (MIPS Digital Media eXtensions)
Hewlett Packard	MAX (Multimedia Acceleration eXtensions)
IBM, Motorola, Apple	将来拡張の予定

Pentium II を支える最新プロセッサ技術


〔図24〕4ビットキャリールックアヘッド加算器



〔図25〕4ビットルックアヘッド加算器



(図26) 算術加減算ユニット・



ら.2 ハードウェアによる SIMD 型演算ユニットの実現

これらのSIMD型演算機構は、いずれも図23に示されるように演算ユニットレベルのものであり、従来の演算実行ハードウェアに対してある程度のリソースを追加することによって実現が可能です。

例として、MMXテクノロジ風の64ビット長SIMD型算術加減算ユニットを論理回路で実装することを考えてみましょう。まず、演算ユニットの基本要素となる4ビットルックアヘッドキャリージェネレータ (Lookahead Carry Generator) および4ビットキャリールックアヘッド加算器 (Carry Lookahead Adder) を図

24と図25に示しておきます.これらの論理回路ユニットによって,先の演算ユニットは図26のように構成することができます.

このとき、SIMD型演算を実現するためには、たんにキャリ伝播をさえぎれば実現できるので、必要なリソースは図のアミで示される部分だけですみます。この部分を除くと通常の64ビット長算術加減算ユニットになることがわかるでしょう。

この例に示されるように、SIMD型演算機構は従来の演算ユニットを要素単位に分割すれば実現できるので、実際の実装は比較的簡単であるといえます。

くまがい・まさやす (株)数理技研

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:		
☐ BLACK BORDERS		
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES		
☐ FADED TEXT OR DRAWING		
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING		
☐ SKEWED/SLANTED IMAGES		
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS		
☐ GRAY SCALE DOCUMENTS		
☐ LINES OR MARKS ON ORIGINAL DOCUMENT		
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY		

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.